基于CMP的硬件事務(wù)存儲(chǔ)系統(tǒng)優(yōu)化技術(shù)研究.pdf

1、隨著多核處理器的廣泛應(yīng)用,內(nèi)核之間有效同步問(wèn)題成為并行編程的一個(gè)難題。傳統(tǒng)的鎖同步不能滿(mǎn)足多線程編程的要求,事務(wù)存儲(chǔ)作為一種共享資源同步的新模型被提出。因其具有較強(qiáng)原子性和隔離性等優(yōu)點(diǎn),硬件事務(wù)存儲(chǔ)成為現(xiàn)如今計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)中的研究熱點(diǎn)之一。近年來(lái),國(guó)內(nèi)外許多專(zhuān)家學(xué)者和科研機(jī)構(gòu)對(duì)其展開(kāi)積極的研究和探索。但是,硬件事務(wù)存儲(chǔ)系統(tǒng)中事務(wù)執(zhí)行時(shí)常發(fā)生的讀/寫(xiě)沖突、使用固定大小的簽名、使用單一事務(wù)執(zhí)行模式等問(wèn)題都會(huì)導(dǎo)致系統(tǒng)性能降低甚至死鎖。因此,本

2、文將針對(duì)現(xiàn)有硬件事務(wù)存儲(chǔ)系統(tǒng)中存在的上述不足,對(duì)其現(xiàn)有的沖突檢測(cè)機(jī)制和并發(fā)控制機(jī)制進(jìn)行優(yōu)化,以尋求高效合理的事務(wù)存儲(chǔ)系統(tǒng)。
　　本文首先對(duì)硬件事務(wù)存儲(chǔ)系統(tǒng)中的沖突檢測(cè)機(jī)制進(jìn)行優(yōu)化,重新設(shè)計(jì)沖突檢測(cè)所應(yīng)用的簽名結(jié)構(gòu),提出一種基于動(dòng)態(tài)簽名的沖突檢測(cè)機(jī)制。該機(jī)制通過(guò)控制器調(diào)整簽名中過(guò)濾器數(shù)量,滿(mǎn)足新分配簽名的需求,使有限的資源得到最大限度的合理利用,減小已分配簽名的大小,降低系統(tǒng)誤判率。其次,在此研究基礎(chǔ)上,對(duì)沖突檢測(cè)時(shí)系統(tǒng)的并發(fā)控制機(jī)

3、制進(jìn)行優(yōu)化,提出一種基于沖突序列化的并發(fā)控制機(jī)制,將發(fā)生沖突的事務(wù)進(jìn)行序列化,采用新的事務(wù)一致性協(xié)議,運(yùn)用事務(wù)模式選擇器動(dòng)態(tài)選擇事務(wù)執(zhí)行模式,減少事務(wù)執(zhí)行過(guò)程中的中止率和延遲,并發(fā)控制沖突檢測(cè)和沖突解決方法,提高事務(wù)的并發(fā)性,降低事務(wù)執(zhí)行過(guò)程中的硬件及軟件開(kāi)銷(xiāo),改善硬件事務(wù)存儲(chǔ)系統(tǒng)性能。
　　最后,為了驗(yàn)證優(yōu)化后的硬件事務(wù)存儲(chǔ)系統(tǒng)的高效性和可行性,設(shè)計(jì)合理的性能測(cè)試方案,對(duì)其進(jìn)行性能測(cè)試和結(jié)果分析。性能測(cè)試結(jié)果表明:新型的基于動(dòng)態(tài)