PLL頻率綜合器中整數(shù)和小數(shù)分頻器設(shè)計與實現(xiàn).pdf

1、頻率綜合器是無線收發(fā)機射頻前端芯片的關(guān)鍵模塊，可以為不同標準的無線收發(fā)機提供穩(wěn)定的、可編程的、低噪聲的本地振蕩信號，其性能決定或影響著整個無線收發(fā)系統(tǒng)的性能。在基于鎖相環(huán)的頻率綜合器中，分頻器是其中一個非常重要的模塊，它是頻率綜合器能提供多個高精度頻率信號并同時實現(xiàn)高頻低功耗工作的關(guān)鍵和前提。小數(shù)分頻技術(shù)的提出，打破了頻率綜合器環(huán)路帶寬和信道間隔之間的限制關(guān)系，使其具有頻率切換速度快、精度高、噪聲小等優(yōu)點，引起了人們越來越多的關(guān)注。

2、r>　　 本文在介紹鎖相環(huán)式頻率綜合器的結(jié)構(gòu)、工作原理及線性化模型的基礎(chǔ)上，比較和總結(jié)了當前廣泛應(yīng)用的再生型、參量型和注入鎖定型等模擬分頻器及基于觸發(fā)器實現(xiàn)的數(shù)字分頻器的分頻原理、性能優(yōu)缺點及其電路實現(xiàn)，并對雙模、多模（可編程）及小數(shù)分頻的各種實現(xiàn)方案進行討論。對于應(yīng)用于無線傳感網(wǎng)(WSN)收發(fā)機中的頻率綜合器，根據(jù)各種分頻器的結(jié)構(gòu)特點，本文采用TSMC0.18pro CMOS工藝設(shè)計了一個由雙模預(yù)分頻器和可編程計數(shù)器構(gòu)成的高速可編程

3、分頻器及一個用于產(chǎn)生正交輸出的高速二分頻器，對相應(yīng)的分頻器進行了前仿真、版圖設(shè)計和后仿真，并進行了流片。在片測試結(jié)果表明，1.8V電源電壓下，可編程分頻器的工作頻率范圍為I-7.4GHz，當輸入頻率為4.96GHz，輸出頻率為2MHz時，相位噪聲為-125.9 dBc/Hz@ 100kHz，工作電流4.3mA，核心面積約為0.015 mm2。
　　 本文采用SMIC 0.13gin CMOS工藝設(shè)計了一個應(yīng)用于DVB-T/H射頻