貝葉斯網(wǎng)絡(luò)在SoC模擬驗(yàn)證中的應(yīng)用研究.pdf

1、隨著集成電路制造工藝不斷演繹著摩爾定律的神話，片上系統(tǒng)芯片(SoC)設(shè)計(jì)已經(jīng)邁入多核處理的新時(shí)代，芯片的集成度和復(fù)雜度已遠(yuǎn)遠(yuǎn)超出人們的想象，確保芯片功能驗(yàn)證正確已成為芯片設(shè)計(jì)中最主要的瓶頸。據(jù)ITRS機(jī)構(gòu)統(tǒng)計(jì)，現(xiàn)階段芯片功能驗(yàn)證已占據(jù)整個(gè)芯片設(shè)計(jì)時(shí)間的50％～80％。功能覆蓋率是衡量驗(yàn)證質(zhì)量和進(jìn)度的最主要指標(biāo)。目前主流的模擬驗(yàn)證方法還需要通過(guò)人工分析覆蓋率信息來(lái)產(chǎn)生測(cè)試向量，存在驗(yàn)證效率低和功能覆蓋率不高等問(wèn)題，這直接影響了芯片的設(shè)計(jì)周

2、期，甚至將導(dǎo)致芯片流片失敗。
　　 約束隨機(jī)測(cè)試是現(xiàn)代功能驗(yàn)證中的一項(xiàng)重要支撐技術(shù)，覆蓋率驅(qū)動(dòng)的隨機(jī)測(cè)試生成(CDG)是目前該領(lǐng)域的主要研究方向。CDG技術(shù)能夠通過(guò)覆蓋率信息自動(dòng)反饋并指導(dǎo)測(cè)試向量的生成，減少測(cè)試向量的重復(fù)，加速驗(yàn)證的收斂過(guò)程，大大提高驗(yàn)證的質(zhì)量和效率。目前，使用人工智能算法的反饋CDG技術(shù)已經(jīng)成為該領(lǐng)域的研究熱點(diǎn)，采用的算法包括：貝葉斯網(wǎng)絡(luò)(BN)、Markov鏈、遺傳算法、神經(jīng)網(wǎng)絡(luò)和歸納邏輯程序等。
　

3、　 針對(duì)SoC事務(wù)級(jí)層次化驗(yàn)證平臺(tái)的特點(diǎn)以及貝葉斯網(wǎng)絡(luò)強(qiáng)大的不確定性推理和數(shù)據(jù)分析能力，論文采用貝葉斯網(wǎng)絡(luò)來(lái)分析事務(wù)級(jí)驗(yàn)證平臺(tái)中的隨機(jī)測(cè)試向量生成和功能覆蓋率統(tǒng)計(jì)數(shù)據(jù)之間的不確定關(guān)系，提出了一種通用的基于BN-CDG技術(shù)的事務(wù)級(jí)驗(yàn)證平臺(tái)。本文基于C3310TD-SCDMA基帶芯片中的AHBEMIFF模塊以及芯片驗(yàn)證的標(biāo)準(zhǔn)開發(fā)流程，搭建出實(shí)際的AHBEMIFF驗(yàn)證平臺(tái)，給出了詳細(xì)的實(shí)驗(yàn)數(shù)據(jù)分析結(jié)果及性能比較。在此基礎(chǔ)上，針對(duì)貝葉斯網(wǎng)絡(luò)必