TDI CMOS圖像傳感器關(guān)鍵模塊建模與電路設(shè)計(jì).pdf

1、時(shí)間延遲積分(Time-Delay Integration，TDI)圖像傳感器是一類(lèi)特殊的線陣傳感器，它通過(guò)對(duì)移動(dòng)物體的重復(fù)曝光和信號(hào)累加實(shí)現(xiàn)高性能圖像。相對(duì)于普通線陣圖像傳感器，TDI型圖像傳感器以其高靈敏度，高信噪比等特點(diǎn)，在空間遙感、航空拍攝、機(jī)器視覺(jué)成像、文件掃描等領(lǐng)域具有重要的應(yīng)用價(jià)值。本文針對(duì)128級(jí)TDI CMOS圖像傳感器進(jìn)行了從電路級(jí)到系統(tǒng)級(jí)的VerilogA建模與仿真驗(yàn)證，對(duì)數(shù)字域累加實(shí)現(xiàn)方案進(jìn)行了讀出電路設(shè)計(jì)。

2、r>　　 本文首先分析了TDI圖像傳感器的工作方式、信噪比提高原理以及保證圖像不失真成像的全局同步曝光和滾筒式曝光方式。論述了TDI實(shí)現(xiàn)信號(hào)累加、信噪比提高的三種方案，包括模擬域積分電路累加、數(shù)字域累加和混合域累加。對(duì)構(gòu)成圖像傳感器讀出電路關(guān)鍵模塊，包括像素單元、開(kāi)關(guān)、電容、運(yùn)算放大器、比較器等進(jìn)行了細(xì)致的誤差分析，采用模擬硬件描述VerilogA語(yǔ)言對(duì)模擬域累加關(guān)鍵電路中像素陣列、累加器和單斜ADC進(jìn)行了建模。對(duì)模擬域累加整體電路進(jìn)

3、行了行為級(jí)的仿真驗(yàn)證。本文對(duì)TDI CMOS圖像傳感器數(shù)字域累加實(shí)現(xiàn)方案中的關(guān)鍵電路進(jìn)行了設(shè)計(jì)，包括像素源跟隨器電路、雙采樣電路、可變?cè)鲆娣糯笃麟娐?、Cyclic ADC電路。通過(guò)雙采樣電路消除像素復(fù)位噪聲和固定模式噪聲，可變?cè)鲆娣糯笃魍ㄟ^(guò)調(diào)節(jié)增益倍數(shù)使TDI可以工作在不同的曝光條件下，Cyclic ADC將像素模擬電壓轉(zhuǎn)換為數(shù)字量，通過(guò)數(shù)字電路實(shí)現(xiàn)信號(hào)累加和信噪比提高功能。本文設(shè)計(jì)的Cyclic ADC通過(guò)交換采樣電容和負(fù)載電容實(shí)現(xiàn)A