系統(tǒng)芯片ZSU32的內(nèi)核設(shè)計(jì)與邏輯綜合.pdf

1、隨著集成電路設(shè)計(jì)技術(shù)和半導(dǎo)體制造工藝的迅速發(fā)展，基于CMOS標(biāo)準(zhǔn)單元的超大規(guī)模集成電路(VLSI)設(shè)計(jì)已步入片上系統(tǒng)芯片(SOC)時(shí)代。SOC因其面積小、功耗低、功能多和集成度高等特點(diǎn)，被廣泛應(yīng)用于通信、消費(fèi)電子和儀器儀表等領(lǐng)域。研究和掌握SOC設(shè)計(jì)技術(shù)對(duì)發(fā)展我國(guó)的集成電路產(chǎn)業(yè)具有重要的意義。
　　 本文設(shè)計(jì)的片上系統(tǒng)芯片ZSU32內(nèi)置32位MIPS處理器，同時(shí)集成了LCD控制器、AC97控制器、SRAM控制器、以太網(wǎng)控制器等，

2、并具有I2C、SPI、UART等多種接口，可以滿足大部分嵌入式應(yīng)用。
　　 文中采用自頂向下的設(shè)計(jì)方法，完成了芯片的前后端設(shè)計(jì)，重點(diǎn)總結(jié)了以下工作：(1)內(nèi)核Mcore的設(shè)計(jì)。Mcore兼容106條MIPS指令，用5級(jí)流水線實(shí)現(xiàn)。文中分析了流水線各級(jí)的功能，然后用Verilog硬件描述語(yǔ)言進(jìn)行建模，采用ModelSim工具、結(jié)合SystemC測(cè)試平臺(tái)進(jìn)行功能仿真，并用FPGA進(jìn)行了原型驗(yàn)證。(2)ZSU32的邏輯綜合。文中以Sy

3、nopsys公司的DesignCompiler為工具，詳細(xì)介紹了時(shí)鐘定義、多時(shí)鐘域、端口信號(hào)等時(shí)序約束策略，有效地減少了邏輯設(shè)計(jì)與物理設(shè)計(jì)之間的時(shí)序差異。
　　 ZSU32芯片采用中芯國(guó)際0.18μmCMOS工藝進(jìn)行了實(shí)現(xiàn)。使用PrimeTime進(jìn)行靜態(tài)時(shí)序分析(STA)，證明處理器可以達(dá)到200MHz的設(shè)計(jì)要求。芯片的網(wǎng)表單元總數(shù)超過(guò)二百六十萬(wàn)門，文中采用ASTRO布局布線工具對(duì)網(wǎng)表進(jìn)行了版圖設(shè)計(jì)。芯片版圖的尺寸約為3.9mm