DRM-DAB接收機射頻前端頻率綜合器理論分析和芯片設計.pdf

1、隨著無線通信技術的發(fā)展和廣泛應用，軟件定義無線電SDR(Software Defined Radio，SDR)的概念應運而生，從而對接收機的射頻前端提出了寬頻帶、低噪聲和高線性度等要求。同時，隨著CMOS工藝技術的發(fā)展，MOS管的特征頻率已經超過100GHz，并且在價格、功耗和集成度方面具有明顯的優(yōu)勢。因此，CMOS工藝逐漸成為實現射頻前端電路的首選工藝。以CMOS工藝為基礎，實現全集成、多波段、多模式、靈巧服務以及與傳統(tǒng)模式的互操作單

2、片射頻接收機系統(tǒng)已經成為可能。
　　 另一方面，誕生于20世紀20年代的廣播一直以來都是人們生活不可或缺的部分。但是，兩種傳統(tǒng)的廣播調制方式：模擬調幅(Amplitude Modulation，AM)和調頻(Frequency Modulation，FM)，由于固有的缺點，如AM廣播存在著傳輸質量差、業(yè)務單一和易被干擾等固有缺陷，FM廣播存在占用頻譜寬、電臺服務半徑有限等缺點，面臨著越來越嚴峻的挑戰(zhàn)。為此，從20世紀90年代初期

3、開始，人們就致力于研究用數字廣播代替模擬廣播這一重大課題?，F在已經明確，數字廣播是未來發(fā)展的必然趨勢。因而，對兼容數字和模擬廣播接收和發(fā)射系統(tǒng)的研究成為一個熱點。同時最有發(fā)展?jié)摿Φ膬煞N數字廣播標準一—全球數字廣播(Digital Radio Mondiale，DRM)和數字音頻廣播（Digital Audio Broadcasting, DAB）得到了人們的普遍關注。
　　 射頻前端作為接收機的關鍵部分，是實現數字廣播接收機的技

4、術瓶頸。其中的頻率綜合器作為射頻接收機的“心臟”，是射頻接收機中的關鍵部件，決定著射頻接收機的整體性能。本文對應用于兼容數字廣播標準(DRM和DAB)和模擬廣播標準(AM和FM)的射頻前端芯片中的頻率綜合器進行了研究。根據DRM/DAB接收機射頻前端系統(tǒng)規(guī)劃和DRM和DAB標準，推導出DRM/DAB頻率綜合器的系統(tǒng)指標和各個子模塊的技術指標，然后根據對應指標設計實現了各個子模塊和系統(tǒng)。
　　 本文首先基于DRM/DAB接收機射頻

5、前端系統(tǒng)規(guī)劃和DRM和DAB標準，根據頻率范圍要求、頻率間隔、本振信號的正交性、靈敏度和鄰近信道抑制的要求，推導出DRM/DAB頻率綜合器的系統(tǒng)指標以及子模塊壓控振蕩器(voltage-controlled oscillator, VCO)、吞吐脈沖分頻器和多模分頻器的的技術指標。
　　 為了滿足DRM/DAB頻率綜合器提出的性能要求，對DRM/DAB頻率綜合器中的寬帶VCO展開研究和設計。從相位噪聲性能出發(fā)，首先確定了該寬帶V

6、CO的基本結構為帶有無尾電源的差分負阻結構的LC-VCO，并采用在電源與PMOS交叉耦合對，地端與NMOS交叉耦合對之間分別插入一個LC濾波網絡來改善相位噪聲。為了擴展調諧范圍，采用4位控制字的開關調諧電容陣列結構(SCA)。并對此寬帶VCO的頻率調諧范圍和壓控增益進行了理論推導，給出了電路設計過程中具體元器件的選擇過程。該寬帶VCO采用SMIC0.18μmRFCMOS工藝進行了流片，測試結果表明其頻率調諧范圍和相位噪聲性能完全滿足系統(tǒng)

7、要求，并具有低功耗的特征。
　　 根據DRM/DAB頻率綜合器系統(tǒng)要求，為了獲得寬帶、速度、功耗和相位噪聲等方面的高性能，首先吞吐脈沖分頻器的關鍵模塊32/33雙模分頻器進行了研究設計。為了在保證帶寬的同時獲得好的相位噪聲性能和低功耗，該32/33雙模分頻器中的同步4/5分頻器采用集成“或”邏輯的SCL觸發(fā)器結構，異步8分頻器采用了TSPC和靜態(tài)CMOS兩種DFF結構，并給出了此雙模分頻器的帶寬的理論分析。為了降低設計難度，根據

8、此吞吐脈沖分頻器的工作頻率范圍特點，異步連接方式的吞吐脈沖計數器和可編程分頻器的基本單元采用無靜態(tài)功耗的、噪聲性能良好的可置位和復位CMOS靜態(tài)觸發(fā)器。在選定各個部分基本單元結構的基礎上，給出了電路設計的具體過程。該吞吐脈沖分頻器同樣采用SMIC0.18μmRFCMOS工藝進行了流片。測試結果表明：此吞吐脈沖分頻器的具有寬帶、高速、低相位噪聲和低功耗的性能，完全滿足DRM/DAB頻率綜合器的要求。
　　 基于DRM/DAB頻率綜

9、合器系統(tǒng)要求的技術指標和吞吐脈沖分頻器的結構特征，推導出了應用于DRM/DAB頻率綜合器的PFD的技術指標。并根據此技術指標和已有的成熟的技術設計了此PFD和電荷泵CP。其中PFD的采用邊沿觸發(fā)結構，通過對延遲單元的優(yōu)化，克服UP和DW支路的復位延時不相同的問題，同時通過對CP中的運放的優(yōu)化來降低充、放電電流的不匹配度。PFD和CP均采用SMIC0.18μmRFCMOS工藝進行流片。測試結果表明：PFD和CP基本滿足系統(tǒng)要求。
　

10、　 在保證DRM/DAB頻率綜合器穩(wěn)定性的前提下，對應用于DRM/DAB頻率綜合器中的片外環(huán)路濾波器進行了研究和設計。根據DRM/DAB頻率綜合器的結構特征和根據測試VCO、吞吐脈沖分頻器、PFD和CP的測試結果，應用Agilent公司的Advanced Design System(ADS)優(yōu)化設計了應用于各個頻段的環(huán)路濾波器，得到了各個波段環(huán)路濾波器的元件的具體參數，并設計了相應的PCB。
　　 根據DRM/DAB頻率綜合器

11、系統(tǒng)結構特征和要求，首先確定了多模分頻器的模塊結構。為了使本振信號具有良好的相位噪聲性能，首先提出了一種一種新型的SCL鎖存器結構，并對此結構的的工作頻率性能和相位噪聲特性進行了理論分析。通過理論分析，發(fā)現這種電路結構的SCL鎖存器的電路結構與Behzad Razavi結構相比，其采樣速度是相同的，保持時間更長，即以此結構為基本單元的分頻器有更大的帶寬。與傳統(tǒng)帶尾電源管的SCL結構相比，具有更好的相位噪聲性能?；谌缟蟽?yōu)點，此結構的SC

12、L鎖存器作為基本單元，設計了多模分頻器中的高速同步分頻器陣列。同時，根據DRM/DAB頻率綜合器系統(tǒng)對此多模分頻器的模式要求，設計了對應的模式轉換電路來滿足系統(tǒng)的要求，并根據第二級分頻器陣列的輸入信號的頻率特性選擇了其基本單元的結構為靜態(tài)CMOS觸發(fā)器。此外，還根據系統(tǒng)對本振信號正交性的要求，首先從理論上比較了二分頻器和四分頻器作為正交信號產生模塊的特征，并選擇了輸出信號正交性能不受輸入信號占空比影響的同步四分頻器作為正交信號產生電路。

13、該多模分頻器采用SMIC0.18μmRFCMOS工藝進行流片，測試結果表明：此多模分頻器具有低相位噪聲的特征，其輸出的四路正交信號的正交性完全滿足系統(tǒng)要求。
　　 最后，根據以上模塊的分析和設計，將以上各個模塊進行集成，采用SMIC0.18μmRFCMOS工藝進行流片，進行了測試，測試結果表明，該頻率綜合器系統(tǒng)基本滿足DRM/DAB接收機指標要求。在測試結果的基礎上，通過對DRM/DAB頻率綜合器整體展開了進一步研究和分析，給出