基于TSV的銅柱應力分析及結構優(yōu)化.pdf

1、電子工業(yè)不斷發(fā)展，對微系統(tǒng)的功能密度和性能要求不斷提高，為順應摩爾定律的增長趨勢，芯片技術越來越向著小型化和高性能方向發(fā)展，因此越來越需要三維集成方案，在此推動下，穿透硅通孔技術（TSV）應運而生，成為三維集成、芯片級和晶圓級封裝的關鍵技術之一。
　　TSV技術是通過在芯片與芯片之間、晶圓與晶圓之間作垂直互連，是實現(xiàn)芯片之間互連的最新技術。三維封裝與傳統(tǒng)封裝相比有特殊的優(yōu)勢，TSV能夠使三維方向堆疊密度最大，因此使得互連長度大大減

2、小，電性能大大提高。
　　3D堆疊芯片極薄，可以小到50-100 um,非常容易產生裂紋，由于三維結構的復雜性和尺寸的微化，使得TSV技術變得非常的復雜。然而許多關于TSV的研究只是在初期階段，因此采用有限元方法模擬三維封裝結構顯得尤為重要。
　　在電子封裝中焊點起著支撐和連接作用，但是由于不同材料間熱膨脹系數(shù)的不匹配引起了各種失效，使其成為阻礙電子封裝發(fā)展的短板。據統(tǒng)計55％的失效由溫度載荷引起，本文基于有限元模擬軟件AN

3、SYS，芯片發(fā)熱載荷和熱循環(huán)載荷被使用，為了研究TSV銅柱應力情況，首先采用一組合適的參數(shù)模擬其應力，然后以銅柱最大等效應力為響應對其進行結構優(yōu)化，通過使用統(tǒng)計軟件MINITAB和田口正交試驗方法去分析銅柱高度、間距、直徑對銅柱等效應力的影響。通過一組合適的參數(shù)模擬發(fā)現(xiàn)，銅柱最大等效應力分布在外側拐角與底部接觸位置。采用正交試驗方法發(fā)現(xiàn)銅柱直徑對其應力的影響最大，銅柱高度、銅柱間距影響相對較小。通過均值主效應圖發(fā)現(xiàn)，芯片發(fā)熱載荷下銅柱等

4、效應力隨著銅柱高度、間距、直徑的增大而較小，因此在選定參數(shù)范圍內銅柱存在最小應力值。在熱循環(huán)載荷下銅柱等效應力隨著銅柱高度和直徑的增大保持一個非線性趨勢，銅柱等效應力隨著銅柱間距的增大而減小。
　　本文也研究了X、Y、Z三個方向振動情況下銅柱的應力情況，研究發(fā)現(xiàn)銅柱最大等效應力分布在外側拐角與底部接觸位置。銅柱邊角處位置為易失效位置，但數(shù)值很小遠未達到失效數(shù)值，本文通過計算損傷度估算其壽命，發(fā)現(xiàn)X、Y方向的激勵不會使模型發(fā)生損壞。