基于FPGA的無源雷達互相關處理器的設計.pdf

1、無源雷達的直通信號和反射信號進行互相關運算可以檢測目標是否存在,在實時探測下,其運算量巨大.該文就如何實時完成互相關運算做了比較深入細致的研究工作.該文結合FPGA強大的計算能力以及可編程性,用FPGA搭建了一個專用互相關處理器,使其能夠滿足實時互相關計算.該文從提高運算的并行度和優(yōu)化算法兩個方面對互相關算法的實現進行了評估.首先分析了基于n個并行slices的方案,該方案充分利用FPGA的硬件資源,在FPGA內部搭建32*n(n=1,

2、2…)個運算單元,利用四組寄存器預裝數據,輔助SRAM緩存A/D轉化而來的數據,從而防止計算過程中運算單元的閑置,在高端FPGA芯片上,該方案能夠實現采樣頻率為1M,計算窗口T=32,距離參數R=32的互相關計算.但隨著T和R的提高,所需FPGA的資源也都成線性增加.在優(yōu)化算法方面,我們注意到互相關運算中具有大量重復的運算,利用上一時刻的運算結果,計算下一時刻同一距離上的互相關值,僅僅需要一次乘法、兩次加法操作,而且它的計算量不會隨著R

3、和T的提高隨之增加,這使系統性能的提高成為可能.該文基于FIFO的互相關運算器就是根據優(yōu)化后的算法實現的.同基于n個并行slices的方案相比,它具有易于實現,易于提高探測精度和探測距離,基于這些優(yōu)點,該文詳細闡述了基于FIFO的方案.基于FIFO互相關處理器,包括A/D控制模塊、數據預裝模塊、乘加運算模塊、數據緩存模塊、FIFO控制模塊等實現了兩路信號從A/D采樣到互相關運算,并把計算結果送往DSP做進一步處理.基于FIFO的方案還具