片上網(wǎng)絡(luò)中容錯通信組件的研究.pdf

1、隨著21世紀納米時代的到來，半導體芯片內(nèi)部的電子元件工藝特征尺寸將縮小至納米級別，其制造工藝的飛速發(fā)展使得單一芯片上晶體管的集成數(shù)量大大增加。因此在單一芯片內(nèi)部集成系統(tǒng)成為可能。片上系統(tǒng)(System on chip，SoC)的出現(xiàn)代表了集成電路設(shè)計向集成系統(tǒng)設(shè)計的發(fā)展轉(zhuǎn)變。但是，基于共享總線機制的片上系統(tǒng)無法滿足芯片內(nèi)部眾核之間的并行通信需求，同時，長總線也會帶來互聯(lián)延遲以及功耗等問題。因此，在上世紀九十年代末，研究學者借鑒宏觀網(wǎng)絡(luò)思

2、想，提出了一種嶄新的芯片內(nèi)眾核之間的通訊架構(gòu)--片上網(wǎng)絡(luò)(Network on chip，NoC)。片上網(wǎng)絡(luò)通訊架構(gòu)使用短路徑通過多跳傳輸數(shù)據(jù)，很好的解決了共享總線所面臨的一系列問題。
　　論文介紹了NoC的發(fā)展背景，并針對芯片設(shè)計中的可靠性問題做出簡單闡述，介紹了國內(nèi)外在NoC可靠性設(shè)計方面的研究現(xiàn)狀。同時，本論文在NoC可靠性研究中的硬件容錯方面做出以下研究：
　　(1)針對關(guān)鍵IP核加固以及容路由器硬件故障的研究。路由

3、器的硬件故障將會導致與其相連的IP核被孤立而不能正常通訊，這將嚴重影響片上網(wǎng)絡(luò)芯片的性能，甚至導致芯片的報廢。因此本文在片上網(wǎng)絡(luò)經(jīng)典2D-mesh拓撲結(jié)構(gòu)基礎(chǔ)上提出一種容錯機制，使得IP核在本地路由器故障的情況下仍能通過冗余機制與通訊架構(gòu)互聯(lián)，實現(xiàn)恢復通信的目的。同時，本方案設(shè)計相應(yīng)的路由算法，并在其中融合了擁塞機制，提高了片上網(wǎng)絡(luò)的通訊效率。使用QuratusⅡ和OPNET軟件對提出的結(jié)構(gòu)進行仿真驗證以及網(wǎng)絡(luò)性能的模擬。
　　(

4、2)針對片上網(wǎng)絡(luò)通訊架構(gòu)提出一種高速容錯路由器設(shè)計方案。片上網(wǎng)絡(luò)中路由器的故障不僅會導致本地IP核不能正常通信，還會影響其他數(shù)據(jù)包的正常傳輸。同時路由器的傳輸速度直接影響了片上網(wǎng)絡(luò)的通訊延遲和吞吐量等重要性能指標。因此本文提出一種高速容錯路由器設(shè)計方案，使用旁路機制可以使得數(shù)據(jù)包在路由器內(nèi)部傳輸時越過部分路由過程從而實現(xiàn)高速傳輸，同時還可以通過旁路機制實現(xiàn)容錯，并針對提出的路由器容錯方案改進XY路由算法。最后實驗表明本文在添加較少硬件資