全NMOS高速高精度數(shù)模轉(zhuǎn)換器關(guān)鍵技術(shù)研究.pdf

1、數(shù)模轉(zhuǎn)換器(DAC)是數(shù)字系統(tǒng)與模擬系統(tǒng)接口的關(guān)鍵部件，也是信號(hào)處理系統(tǒng)的重要組成部分，長(zhǎng)期以來在通信、視頻和音頻等領(lǐng)域被廣泛應(yīng)用。不斷發(fā)展的半導(dǎo)體制造技術(shù)和器件為設(shè)計(jì)采用全NMOS器件的DAC提供了條件。
　　 本文基于對(duì)各種DAC系統(tǒng)結(jié)構(gòu)、工作原理與方式的研究、比較、分析，成功地設(shè)計(jì)出基于TSMC0.25μm工藝的全NMOS10位1GSample/S DAC的架構(gòu)和模擬核心電路。該DAC采用分段式電流舵形式，包括數(shù)字部分(寄

2、存器、譯碼電路、控制電路、時(shí)鐘)和模擬部分(基準(zhǔn)電壓源、基準(zhǔn)準(zhǔn)電流源、電流源陣列、開關(guān)陣列)，并在此基礎(chǔ)上，指定了各模塊的功能和工作方式。研究分析了電流源的匹配和有限輸出阻抗、開關(guān)的導(dǎo)通電阻、注入效應(yīng)、互補(bǔ)開關(guān)同時(shí)關(guān)斷對(duì)電流源陣列、開關(guān)陣列等重要模塊性能的影響，設(shè)計(jì)出了基于TSMC0.25μm工藝、全NMOS器件的電流源和開關(guān)模塊的電路結(jié)構(gòu)，該電路結(jié)構(gòu)具有高匹配性、高輸出阻抗的電流源和低導(dǎo)通電阻、非重疊時(shí)鐘信號(hào)控制的互補(bǔ)開關(guān)。通過數(shù)值計(jì)

3、算和仿真，對(duì)器件參數(shù)和模塊電路結(jié)構(gòu)進(jìn)行了優(yōu)化，獲得了滿足性能指標(biāo)的電流源和開關(guān)模塊電路結(jié)構(gòu)，確定了分段式編碼采用2+8的結(jié)構(gòu)，并基于此結(jié)構(gòu)，得到了全NMOS10位lGSample/S DAC模擬核心電路結(jié)構(gòu)，應(yīng)用Cadence、Hspice軟件對(duì)其進(jìn)行了模擬仿真，仿真結(jié)果為：周期為lns、輸出的滿量程電流為29.975mA、DNL小于±0.5LSB、INL小于±1LSB，達(dá)到了設(shè)計(jì)指標(biāo)，為全NMOS高速高精度數(shù)模轉(zhuǎn)換器的進(jìn)一步研究奠定了