全NMOS高速高精度數(shù)模轉換器關鍵技術研究.pdf

1、數(shù)模轉換器(DAC)是數(shù)字系統(tǒng)與模擬系統(tǒng)接口的關鍵部件，也是信號處理系統(tǒng)的重要組成部分，長期以來在通信、視頻和音頻等領域被廣泛應用。不斷發(fā)展的半導體制造技術和器件為設計采用全NMOS器件的DAC提供了條件。
　　 本文基于對各種DAC系統(tǒng)結構、工作原理與方式的研究、比較、分析，成功地設計出基于TSMC0.25μm工藝的全NMOS10位1GSample/S DAC的架構和模擬核心電路。該DAC采用分段式電流舵形式，包括數(shù)字部分(寄

2、存器、譯碼電路、控制電路、時鐘)和模擬部分(基準電壓源、基準準電流源、電流源陣列、開關陣列)，并在此基礎上，指定了各模塊的功能和工作方式。研究分析了電流源的匹配和有限輸出阻抗、開關的導通電阻、注入效應、互補開關同時關斷對電流源陣列、開關陣列等重要模塊性能的影響，設計出了基于TSMC0.25μm工藝、全NMOS器件的電流源和開關模塊的電路結構，該電路結構具有高匹配性、高輸出阻抗的電流源和低導通電阻、非重疊時鐘信號控制的互補開關。通過數(shù)值計

3、算和仿真，對器件參數(shù)和模塊電路結構進行了優(yōu)化，獲得了滿足性能指標的電流源和開關模塊電路結構，確定了分段式編碼采用2+8的結構，并基于此結構，得到了全NMOS10位lGSample/S DAC模擬核心電路結構，應用Cadence、Hspice軟件對其進行了模擬仿真，仿真結果為：周期為lns、輸出的滿量程電流為29.975mA、DNL小于±0.5LSB、INL小于±1LSB，達到了設計指標，為全NMOS高速高精度數(shù)模轉換器的進一步研究奠定了