超高頻射頻識別讀寫器中逐次逼近型模數(shù)轉(zhuǎn)換器的研究與設(shè)計.pdf

1、近年來，超高頻射頻識別讀寫器片上系統(tǒng)的發(fā)展有效地降低了讀寫器的成本和體積、增加了系統(tǒng)靈活性。本論文針對低功耗應(yīng)用下的讀寫器芯片中的模數(shù)轉(zhuǎn)換器模塊，并結(jié)合逐次逼近型模數(shù)轉(zhuǎn)換器的研究現(xiàn)狀，采用了一種適用于高精度、低功耗、中等速度的創(chuàng)新結(jié)構(gòu)，完成了從系統(tǒng)架構(gòu)分析與設(shè)計，到模塊電路設(shè)計，再到硬件實現(xiàn)及測試驗證的整個流程。
　　在系統(tǒng)分析與設(shè)計階段，主要有以下創(chuàng)新點和成果:
　　1.對超高頻射頻識別讀寫器系統(tǒng)要求進行了分析，計算出模數(shù)

2、轉(zhuǎn)換器的具體設(shè)計指標。
　　2.根據(jù)模數(shù)轉(zhuǎn)換器的具體設(shè)計指標，結(jié)合逐次逼近型模數(shù)轉(zhuǎn)換器的研究現(xiàn)狀，確定了采用非二進制結(jié)構(gòu)電容和異步時序邏輯的創(chuàng)新結(jié)構(gòu)。
　　3.對該方案中的各種非理想因素，尤其是電容陣列的失配、時序約束關(guān)系及電路噪聲等進行了分析，以便于進行具體的電路設(shè)計。
　　在電路設(shè)計階段，主要有以下創(chuàng)新點和成果:
　　4.采用非二進制電容結(jié)構(gòu)，極大的減小了對工藝匹配的要求，減小了總電容大小，使得中等速度速高精

3、度的SAR ADC有實現(xiàn)的可能。
　　5.為了滿足系統(tǒng)的采樣速率要求，高速動態(tài)比較器之前加入了預放大電路，提高了比較器比較速度，并隔離了回饋噪聲。
　　6.提出可調(diào)延遲的異步時序電路，并且通過調(diào)節(jié)范圍覆蓋不同的工藝角以及不同采樣速率來滿足時序約束關(guān)系。
　　在芯片測試階段，主要有以下創(chuàng)新點和成果:
　　7.通過將測試結(jié)果與仿真結(jié)果對比分析，發(fā)現(xiàn)了主要的誤差來源—綁定線電感。
　　8.在芯片內(nèi)加入RC濾波電路