高速數(shù)據(jù)采集及存儲電路的設(shè)計.pdf

1、數(shù)據(jù)采集與存儲是信號與信息處理系統(tǒng)的重要組成部分，在現(xiàn)代工業(yè)生產(chǎn)及科學(xué)研究中的重要地位日益突出，隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號處理任務(wù)越來越繁重，對數(shù)據(jù)采集的速度和精度要求越來越高，對相應(yīng)的存儲速度和效率要求也越來越高。隨著高速ADC和FPGA技術(shù)的發(fā)展，以及高速、大容量DDR2-SDRAM的廣泛使用，高速數(shù)據(jù)采集及存儲的設(shè)計與實現(xiàn)變得可行。
　　在此背景下，本文提出了一種基于高速ADC和FPGA器件為核心，以DDR2-S

2、DRAM做為大容量緩存，將大容量ATA硬盤直接嵌入到數(shù)據(jù)采集卡上的高速數(shù)據(jù)采集及存儲方案，結(jié)合USB總線技術(shù)，使整個電路實現(xiàn)既可聯(lián)機(jī)運(yùn)行也可脫機(jī)運(yùn)行。該電路采樣率可達(dá)1GSPS，采樣精度8bits，具有連續(xù)采集和分段采集的工作方式，存儲深度為1GB。
　　FPGA作為整個電路的控制核心，負(fù)責(zé)整個電路的控制以及采樣數(shù)據(jù)的接收與降速，并將降速后的數(shù)據(jù)緩存到DDR2-SDRAM中，信號采樣結(jié)束后，將數(shù)據(jù)存儲到硬盤中，或者可以通過USB接