多通道高速數(shù)據(jù)采集錄取系統(tǒng).pdf

1、 隨著雷達(dá)技術(shù)的迅速發(fā)展，作用距離和探測(cè)精度不斷提高，信息數(shù)據(jù)量也越來(lái)越大。由于大量數(shù)據(jù)不能進(jìn)行實(shí)時(shí)處理，并考慮到后期數(shù)據(jù)仿真分析的需要，因此需要對(duì)實(shí)驗(yàn)的數(shù)據(jù)進(jìn)行采集錄取，隨之而來(lái)的是對(duì)數(shù)據(jù)采集錄取系統(tǒng)的存儲(chǔ)容量、體積、造價(jià)、穩(wěn)定性等都提出了更高的要求。以硬盤代替其它的昂貴的存儲(chǔ)介質(zhì)實(shí)現(xiàn)數(shù)據(jù)的無(wú)丟失存儲(chǔ)，已經(jīng)成為數(shù)據(jù)錄取領(lǐng)域研究的一個(gè)重要方向。 本研究針對(duì)當(dāng)前雷達(dá)數(shù)據(jù)錄取高采樣率、高速度、高精度、多通道的特點(diǎn)，提出利用成本

2、相對(duì)較低的IDE硬盤使用UDMA的工作模式，在FAT32文件系統(tǒng)的基礎(chǔ)上進(jìn)行高速數(shù)據(jù)采集錄取的方案。利用先進(jìn)先出存儲(chǔ)器以交替的方式工作，采用RAID0的方式完成數(shù)據(jù)的高速錄取。在系統(tǒng)設(shè)計(jì)中采用Altera公司的CPLD(EPM3128ACT100-10)和FPGA(EP1K100QC208-3)對(duì)控制電路進(jìn)行編程。采用VHDL和圖形混合編程的方式實(shí)現(xiàn)信號(hào)的激勵(lì)、響應(yīng)和時(shí)序的控制。通過(guò)GL811E對(duì)USB總線的控制完成數(shù)據(jù)向計(jì)算機(jī)的傳輸。