內(nèi)存容限測試的分析及優(yōu)化方案.pdf

1、隨著計(jì)算機(jī)系統(tǒng)的運(yùn)算速度的日新月異，如何更好地評估信號數(shù)量眾多、時(shí)序復(fù)雜的內(nèi)存總線越來越成為主板廠商亟待解決的問題。本文提出并實(shí)現(xiàn)了一種內(nèi)存容限測試系統(tǒng)的優(yōu)化方案，較好地解決了現(xiàn)有測試系統(tǒng)在測試時(shí)間、測試準(zhǔn)確度和測試可擴(kuò)展性等方面的問題。
　　現(xiàn)有的容限測試系統(tǒng)，類似于對內(nèi)存條本身的評估一樣，采用了RST Pro/Pro2 card測試系統(tǒng)中的所有物理內(nèi)存地址空間，導(dǎo)致壓力測試的時(shí)間過長。其采用的單一步進(jìn)的電壓調(diào)節(jié)策略，不能較好地

2、解決電壓調(diào)節(jié)次數(shù)和測試精度的矛盾，既增加了容限測試的測試用時(shí)，測試精度和穩(wěn)定性又需要提升。同時(shí)現(xiàn)有測試系統(tǒng)還受限于主機(jī)系統(tǒng)與測試主板的串口連接，并行測試的主機(jī)數(shù)量有限，也無法實(shí)現(xiàn)遠(yuǎn)程控制和遠(yuǎn)程調(diào)試等較高級的操作。
　　本文實(shí)現(xiàn)的優(yōu)化方案，采用了邊界定位的策略，利用內(nèi)存映射將最易出錯(cuò)的邊界區(qū)域作為目標(biāo)測試區(qū)域，通過減少內(nèi)存測試范圍大大降低了壓力測試的時(shí)間；多階段的電壓調(diào)節(jié)策略結(jié)合多處理器核測試技術(shù)既減少了電壓調(diào)節(jié)次數(shù)又提高了測試精度