四通道2Gsps數(shù)據(jù)采集、存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、數(shù)字示波器是利用數(shù)據(jù)采集，A/D轉(zhuǎn)換，軟件編程等一系列的技術(shù)制造出來(lái)的高性能示波器。近年來(lái),國(guó)內(nèi)數(shù)字示波器研究有了長(zhǎng)足的發(fā)展,最高采樣率已達(dá)2Gsps。但更高采樣率的數(shù)字示波器仍未出現(xiàn),根本原因在于其核心器件高速模數(shù)轉(zhuǎn)換器(ADC)難以獲得。多路并行采樣技術(shù)是一種利用多片較低采樣率的ADC來(lái)實(shí)現(xiàn)較高采樣率的技術(shù)。采用多路并行采樣技術(shù)可以在國(guó)內(nèi)現(xiàn)有的ADC芯片的基礎(chǔ)上實(shí)現(xiàn)更高采樣率的數(shù)字示波器系統(tǒng)，在一定范圍內(nèi)擺脫對(duì)國(guó)外高速ADC的依賴(lài)，

2、有效降低系統(tǒng)成本，提高國(guó)產(chǎn)示波器的競(jìng)爭(zhēng)力。其次，由于更高速的ADC芯片研發(fā)受到工藝等方面的限制、其發(fā)展水平的限制，目前即使國(guó)外的ADC芯片也不能單獨(dú)實(shí)現(xiàn)幾十Gsps的采樣率。因此，多路并行采樣技術(shù)是利用低速ADC實(shí)現(xiàn)高速高分辨率的有效途徑，在一定程度上擺脫ADC芯片的約束。為此，研究采用多路并行采樣技術(shù)實(shí)現(xiàn)高采樣率系統(tǒng)就有其重要的現(xiàn)實(shí)意義和必要性。
　　本文首先分析了學(xué)習(xí)了國(guó)內(nèi)并行采樣技術(shù)的優(yōu)秀研究成果，分析了并行采樣技術(shù)的技術(shù)特

3、點(diǎn)和應(yīng)用前景，證明了并行采樣技術(shù)研究的可行性和必要性。然后，本文收集并學(xué)習(xí)了高速采集存儲(chǔ)系統(tǒng)的一些設(shè)計(jì)案例，并在此基礎(chǔ)上設(shè)計(jì)了數(shù)據(jù)采集、存儲(chǔ)系統(tǒng)的硬件平臺(tái)——以具有高速傳輸能力和并行執(zhí)行能力的FPGA芯片為核心控制、處理單元；利用多片ADC芯片的并聯(lián)交替采樣，完成高速數(shù)據(jù)采集、處理、存儲(chǔ)。本文不僅給出了硬件平臺(tái)的設(shè)計(jì)意見(jiàn)，針對(duì)多層、高速數(shù)字電路的特點(diǎn)繪制了硬件平臺(tái)的原理圖和PCB以方便大家進(jìn)行參考。再次，本文重點(diǎn)介紹、分析了并行采樣技術(shù)

4、的原理，通道間誤差的類(lèi)別，產(chǎn)生的原因和消除辦法。在此基礎(chǔ)上文章設(shè)計(jì)了四通道高速數(shù)據(jù)采集、存儲(chǔ)系統(tǒng)的濾波器，并通過(guò)仿真程序證明了濾波器的有效性。然后，本文設(shè)計(jì)了系統(tǒng)核心控制、處理單元——FPGA芯片的邏輯結(jié)構(gòu)，并給出了相應(yīng)的程序代碼。最后，文章對(duì)FPGA的邏輯進(jìn)行了功能仿真，仿真結(jié)果證明了邏輯的有效性。
　　通過(guò)工作，本文完成了多通道高速數(shù)據(jù)的采集、存儲(chǔ)系統(tǒng)的分析和設(shè)計(jì)工作，并通過(guò)仿真手段證明了設(shè)計(jì)的有效性，從而為大家未來(lái)的設(shè)計(jì)工作