數(shù)字頻率特性測(cè)試儀的優(yōu)化設(shè)計(jì).pdf

1、掃頻儀用來(lái)測(cè)量外部網(wǎng)絡(luò)的幅頻特性和相頻特性，它在現(xiàn)代電子產(chǎn)品的研發(fā)和測(cè)試中占有重要的地位。本文對(duì)市場(chǎng)上掃頻儀的幾種主流結(jié)構(gòu)及工作原理進(jìn)行了分析，總結(jié)了它們的優(yōu)缺點(diǎn)，在此基礎(chǔ)上提出了一種優(yōu)化設(shè)計(jì)方案。該方案從控制系統(tǒng)、掃頻信號(hào)幅度調(diào)節(jié)、輸入模擬通道、AD8302測(cè)量電路以及顯示控制等幾個(gè)方面進(jìn)行了優(yōu)化。
　　主流方案的控制系統(tǒng)大多采用MPU或是DSP+FPGA實(shí)現(xiàn)，需要進(jìn)行存儲(chǔ)器擴(kuò)展，結(jié)構(gòu)比較復(fù)雜，系統(tǒng)總線暴露在外部，抗干擾能力受到

2、很大的影響。因此本方案采用主頻高達(dá)120MHz，性能強(qiáng)大，外設(shè)及存儲(chǔ)資源豐富，滿足設(shè)計(jì)應(yīng)用開(kāi)發(fā)需求的STM32F217作為主控制器。掃頻儀的掃頻信號(hào)源采用DDS芯片AD9854構(gòu)成，擁有較高的集成度和出色的動(dòng)態(tài)性能。系統(tǒng)輸出信號(hào)的幅度調(diào)節(jié)采用兩級(jí)衰減方案，-0.1dB步進(jìn)衰減通過(guò)修改AD9854幅度寄存器實(shí)現(xiàn)，π型電路網(wǎng)絡(luò)組成的程控衰減器實(shí)現(xiàn)-4dB步進(jìn)衰減。程控衰減器采用三位一體結(jié)構(gòu)，減少了金屬外殼的開(kāi)槽及通孔，制作成本低，安裝維修方

3、便。增益及相位差檢測(cè)芯片AD8302是頻率特性測(cè)量電路的核心，論文對(duì)輸入模擬通道進(jìn)行了簡(jiǎn)化設(shè)計(jì)，并通過(guò)提高AD8302耦合電容值改善了掃頻儀在低頻時(shí)的測(cè)量精度。LCD控制器RA8875解決了傳統(tǒng)的FPGA顯示方案在大尺寸高分辨率時(shí)刷新較慢的缺點(diǎn)，減少了控制器負(fù)荷量，提高了人機(jī)交互的性能。
　　隨著嵌入式技術(shù)的發(fā)展，F(xiàn)ramework和Application的模型在嵌入式產(chǎn)品開(kāi)發(fā)中得到了廣泛的應(yīng)用。基于STM32標(biāo)準(zhǔn)外設(shè)驅(qū)動(dòng)庫(kù)的掃頻