基于開關(guān)電容技術(shù)的Sigma-Delta ADC的研究與設(shè)計(jì).pdf

1、基于過采樣、噪聲整形和數(shù)字降采樣技術(shù)的Sigma-Delta ADC是高精度系統(tǒng)集成芯片中的關(guān)鍵部件,因其對(duì)電路的非理想因素不敏感,與VLSI技術(shù)相兼容,精度高,使用靈活等優(yōu)點(diǎn),已經(jīng)成為當(dāng)前高精度ADC的主流設(shè)計(jì)方向,被廣泛應(yīng)用于音頻、測(cè)量和無線通信等領(lǐng)域。本論文主要研究和設(shè)計(jì)一種基于開關(guān)電容技術(shù)的18-bit音頻應(yīng)用領(lǐng)域的Sigma-Delta A/D轉(zhuǎn)換器。
　　論文在深入理解了Sigma-Delta A/D轉(zhuǎn)換器的基本原理上

2、,對(duì)難度較大的單環(huán)高階結(jié)構(gòu)展開了系統(tǒng)的研究,設(shè)計(jì)了一種18-bit精度的四階前饋型Sigma-Delta A/D轉(zhuǎn)換器,主要成果概括如下:
　　(1)在深入理解Sigma-Delta調(diào)制器基本原理的基礎(chǔ)上,設(shè)計(jì)了一種四階單環(huán)前饋型調(diào)制器,對(duì)影響調(diào)制器性能的主要非理想因素進(jìn)行了詳細(xì)討論,并基于Maltlab/Simulink環(huán)境完成了調(diào)制器的系統(tǒng)級(jí)設(shè)計(jì),結(jié)果表明所設(shè)計(jì)的調(diào)制器在非理想情況下具有120.5dB的信噪比,完全滿足18-b

3、it ADC的性能要求。
　　(2)采用開關(guān)電容技術(shù)設(shè)計(jì)了整個(gè)調(diào)制器的各組成模塊,包括低功耗的AB類OTA、高速電壓比較器、非交疊時(shí)鐘電路和反饋DAC等,給出了各組成模塊的設(shè)計(jì)過程和設(shè)計(jì)結(jié)果,完成了整個(gè)調(diào)制器的電路設(shè)計(jì)。
　　(3)采用級(jí)聯(lián)的方法設(shè)計(jì)了數(shù)字降采樣低通濾波器,包括五級(jí)級(jí)聯(lián)積分梳狀濾波器和半帶濾波器的設(shè)計(jì),給出了各級(jí)濾波器的幅頻特性結(jié)果,基于Matlab/Simulink環(huán)境完成了整個(gè)降采樣低通濾波器的設(shè)計(jì),并對(duì)

4、半帶濾波器的系數(shù)進(jìn)行了CSD編碼。
　　本論文中的Sigma-Delta調(diào)制器采用0.18-μm1P6M N阱P襯底CMOS工藝設(shè)計(jì)與實(shí)現(xiàn),電源電壓為1.8V,過采樣率為128,采樣頻率為6.144MHz,信號(hào)帶寬為20~20KHz。所設(shè)計(jì)的調(diào)制器電路在有效帶寬內(nèi)其輸出端的信噪比SNR達(dá)到112.5dB,滿足18-bit精度的要求,功耗僅為24mW,調(diào)制器版圖主體面積為560μm×260μm,性能參數(shù)處于中上水平。數(shù)字降采樣低通濾