吸納電流建模和IR Drop的估算.pdf

1、隨著集成電路芯片的設(shè)計進入到納米技術(shù)階段，電源網(wǎng)絡(luò)設(shè)計和分析成為制約其快速發(fā)展的關(guān)鍵因素。電源網(wǎng)絡(luò)中諸多的設(shè)計問題易于引起電路邏輯功能錯誤，進一步可能引起致命問題，即芯片燒毀。高效的電源網(wǎng)絡(luò)分析技術(shù)不僅為電源網(wǎng)絡(luò)設(shè)計的正確性提供有效的驗證，而且為電源網(wǎng)絡(luò)進一步的優(yōu)化提供一定的基礎(chǔ)和指導(dǎo)。
　　本文提出了芯片物理級電路模塊吸納電流建模方法、節(jié)點電壓降估算方法以及電源網(wǎng)絡(luò)布線面積優(yōu)化方法。針對電源網(wǎng)絡(luò)模型，引入建立了物理級電路模塊吸納

2、電流模型，建立了改進節(jié)點方程(MNA)，在保證電壓降滿足已有約束的前提下，采用共軛梯度法進行求解，提出了有方向選擇的增量式優(yōu)化方法，實現(xiàn)電源網(wǎng)絡(luò)布線面積的優(yōu)化。所提出的方法用標準測試電路進行測試并取得了不錯的效果。論文的研究內(nèi)容主要從以下幾個部分進行展開：
　　1．針對物理級電路模塊吸納電流建模問題，根據(jù)電路模塊的輸入輸出，提出了結(jié)合電路模塊面積和開關(guān)活動性，并引入隨機函數(shù)的自上而下的吸納電流模型。實驗結(jié)果表明提出的吸納電流模型比

3、傳統(tǒng)的電流模型更符合實際芯片內(nèi)電流的分布情況，然后將其應(yīng)用于電源網(wǎng)絡(luò)中進行節(jié)點電壓降的估算，可使節(jié)點電壓的波動程度更小。
　　2．針對電源網(wǎng)絡(luò)節(jié)點電壓降估算問題，如果采用節(jié)點電壓分析方法(MNA)求解的矩陣不是稀疏正定矩陣，如此算法在矩陣的求逆過程時間以及精度上都失去了原有的優(yōu)勢。以此為基礎(chǔ)，提出了把供電引腳作為節(jié)點引入到 MNA方程中，生成稀疏正定對稱矩陣，然后利用共軛梯度法對節(jié)點電壓方程進行求解的方法。所提出的方法減少了求解的