面向移動(dòng)支付的小面積高性能SHA1-SHA256-SM3IP復(fù)用電路設(shè)計(jì).pdf

1、隨著移動(dòng)支付的迅速發(fā)展，如何保障信息安全越來越重要。密碼技術(shù)對(duì)信息安全的保護(hù)十分重要。Hash算法，作為密碼技術(shù)的重要組件，在各種密碼、通信協(xié)議如文件校驗(yàn)、數(shù)字簽名、密鑰交換協(xié)議、消息認(rèn)證中應(yīng)用廣泛。
　　Hash算法飛速發(fā)展的現(xiàn)狀，導(dǎo)致了兩個(gè)問題，一個(gè)是舊算法與新算法在應(yīng)用于產(chǎn)品時(shí)的更新?lián)Q代問題，另外一個(gè)是基于應(yīng)用環(huán)境的安全性選擇不同算法時(shí)的復(fù)用問題。為了解決這兩個(gè)問題，本文實(shí)現(xiàn)SHA-1/SHA-256/SM3算法的IP復(fù)用電

2、路，在支持多種算法的同時(shí)，具有小面積高性能的優(yōu)勢(shì)。針對(duì)SHA-1算法、SHA-256算法和國家密碼管理局SM3算法壓縮運(yùn)算單元的特點(diǎn)，實(shí)現(xiàn)了各算法基本迭代方式和循環(huán)展開方式的電路設(shè)計(jì)，并在此基礎(chǔ)上，對(duì)各算法加入流水線進(jìn)行電路設(shè)計(jì)，并基于Model Sim完成所有電路設(shè)計(jì)的安全功能測(cè)試。
　　文章基于Xilinx Virtex-6 FPGA對(duì)各電路設(shè)計(jì)進(jìn)行了FPGA實(shí)現(xiàn)并做出性能分析，與國內(nèi)外最新研究對(duì)比，本文所設(shè)計(jì)SHA-1、SH

3、A-256、SM3以及IP復(fù)用電路在較小面積開銷的情況下，F(xiàn)PGA最大吞吐率可分別達(dá)到5.17 Gbps、3.93 Gbps、4.68Gbps、0.964Gbps?；贏RM7TDMI-S內(nèi)核建立Hash電路片上系統(tǒng)，并使用Xilinx KC705開發(fā)板對(duì)各電路設(shè)計(jì)進(jìn)行FPGA驗(yàn)證。
　　本文基于SMIC130nm CMOS標(biāo)準(zhǔn)單元庫對(duì)各電路設(shè)計(jì)進(jìn)行ASIC實(shí)現(xiàn)并做出性能分析，與國內(nèi)外最新研究對(duì)比，本文所設(shè)計(jì)SHA-1、SHA-2