高速高精度CMOS D-A轉(zhuǎn)換器的輸入解碼及電流開關(guān)驅(qū)動器研究.pdf

1、隨著現(xiàn)代無線通信技術(shù)的不斷發(fā)展，通信系統(tǒng)及集成化芯片對高速數(shù)據(jù)轉(zhuǎn)換器芯片及IP核具有廣泛的強(qiáng)烈需求。基于CMOS工藝的電流舵D/A轉(zhuǎn)換器，作為速度最快的D/A轉(zhuǎn)換器結(jié)構(gòu)，并能有效利用硅片面積和控制功耗，成為高速D/A轉(zhuǎn)換器IP核的必然選擇結(jié)構(gòu)。
　　 本文首先介紹了電流舵結(jié)構(gòu)數(shù)模轉(zhuǎn)換器的基本原理以及評價D/A轉(zhuǎn)換器性能的各種參數(shù)，然后對影響電流舵結(jié)構(gòu)D/A轉(zhuǎn)換器性能的因素進(jìn)行了分析。在此基礎(chǔ)上，提出了輸入解碼電路的算法以及實現(xiàn)電

2、路，并分別針對NMOS和PMOS電流源矩陣設(shè)計了電流源開關(guān)驅(qū)動器。其中，輸入解碼電路主要是受解碼延遲的約束，因此降低延遲成為了主要目標(biāo)，其次要盡量保證各位之間的延遲盡量相同。在采用最簡化的算法之后，可以采用電流模邏輯或者傳輸門邏輯來減小延遲，或者采用流水線解碼的方式將延遲要求降低。而電流源開關(guān)驅(qū)動器主要是調(diào)整信號的波形，使輸入到電流源開關(guān)的信號能夠滿足不使兩個開關(guān)同時關(guān)斷的條件，另外，還要能夠有同步信號、限制信號擺幅等作用，來盡量的減小

3、輸出波形中的毛刺，以提高動態(tài)性能。
　　 論文基于SMIC0.18μm CMOS工藝，設(shè)計了一種10位1GHz分段電流舵結(jié)構(gòu)D/A轉(zhuǎn)換器，成功應(yīng)用了本文提出的解碼電路以及電流源開關(guān)驅(qū)動器。論文采用SPECTRE結(jié)合Verilog-A語言對1O位1GS/s D/A轉(zhuǎn)換器進(jìn)行了系統(tǒng)仿真，其中積分非線性誤差小于±0.18LSB，微分非線性誤差小于±0.15LSB。在時鐘采樣頻率為1GHz，輸出頻率為482MHz時的無雜波動態(tài)范圍為85