基于FPGA的CFAR開發(fā)系統(tǒng)的設計與實現(xiàn).pdf

1、目前利用FPGA開發(fā)平臺實現(xiàn)CFAR(Constant False Alarm Rate)算法缺少通用的CFAR資源庫支持，開發(fā)效率低、工程實現(xiàn)效率不高。為了提高CFAR算法開發(fā)效率，同時滿足雷達信號處理的基本要求，本文提出了基于FPGA的CFAR開發(fā)系統(tǒng)的設計。
　　本文首先根據(jù)開發(fā)系統(tǒng)的基本要求和實現(xiàn)功能確立了開發(fā)系統(tǒng)的總體設計方案。它主要包括FPGA硬件開發(fā)平臺和軟件開發(fā)平臺兩部分。FPGA硬件開發(fā)平臺提供CFAR處理算法專

2、用芯片的驗證和雷達采集模塊的通信接口。軟件開發(fā)平臺用于開發(fā)設計中所需要的資源庫以及對資源庫內模塊實現(xiàn)調用，最后實現(xiàn)所需要的CFAR算法。其中CFAR資源庫的設計為本文的重點。本文主要研究了均值類和統(tǒng)計類CFAR的基本結構，歸納出兩類CFAR的數(shù)學模型。均值類CFAR算法包括N抽頭緩存器單元、保護單元、累加求和單元、最大值單元、最小值單元。統(tǒng)計類CFAR算法包括排序機模型、統(tǒng)計計數(shù)模型。為了保證CFAR處理器能夠適應不同雷達數(shù)據(jù)格式，設計