網(wǎng)絡(luò)處理器包傳輸結(jié)構(gòu)的研究.pdf

1、作為推動(dòng)今后網(wǎng)絡(luò)發(fā)展的一項(xiàng)核心技術(shù),網(wǎng)絡(luò)處理器越來(lái)越受到集成電路產(chǎn)業(yè)界的關(guān)注,國(guó)內(nèi)外的許多公司和研究機(jī)構(gòu)紛紛展開(kāi)了網(wǎng)絡(luò)處理器的相關(guān)研發(fā).網(wǎng)絡(luò)處理器是一種全新的基于網(wǎng)絡(luò)協(xié)議處理的可編程RISC處理器,作為今后網(wǎng)絡(luò)主干設(shè)備如交換機(jī)、路由器中的核心部件,它結(jié)合了通用處理器的高靈活性和專(zhuān)用包處理器芯片的高性能特征,針對(duì)網(wǎng)絡(luò)協(xié)議處理進(jìn)行專(zhuān)門(mén)的優(yōu)化設(shè)計(jì),達(dá)到網(wǎng)絡(luò)IP包的線速處理以及越來(lái)越復(fù)雜的網(wǎng)絡(luò)應(yīng)用要求.包傳輸(或包轉(zhuǎn)換)單元(Packet Tr

2、ansfer Unit,PTE)是網(wǎng)絡(luò)處理器中負(fù)責(zé)IP包協(xié)議處理的核心模塊,完成IP包在轉(zhuǎn)發(fā)過(guò)程中的分析處理.PTE上行通道(Ingress)完成數(shù)據(jù)包從MAC層接口向交換架構(gòu)(Switch Fabric)的傳輸;下行通道完成數(shù)據(jù)包從交換架構(gòu)向MAC層接口的傳輸.在PTE的處理流程中包括兩個(gè)關(guān)鍵的過(guò)程:1、保證相關(guān)IP包的轉(zhuǎn)發(fā)順序;2、快速的完成路由查找.路由查找決定IP包下一站轉(zhuǎn)發(fā)的端口,路由查找過(guò)程是網(wǎng)絡(luò)處理器處理流程的一個(gè)重要組成

3、部分,快速有效的路由查找是網(wǎng)絡(luò)處理器實(shí)現(xiàn)線速轉(zhuǎn)發(fā)的一個(gè)重要條件.該文對(duì)網(wǎng)絡(luò)處理器體系結(jié)構(gòu)以及PTE模塊做了研究,主要研究工作主要包括三個(gè)方面:1、對(duì)網(wǎng)絡(luò)處理器體系結(jié)構(gòu)做了較全面的研究,討論了網(wǎng)絡(luò)處理器的功能特征和網(wǎng)絡(luò)處理器體系結(jié)構(gòu)的編程性、并行處理、協(xié)處理單元、多線程以及深層數(shù)據(jù)處理等方面的特征.2、以nP3400網(wǎng)絡(luò)處理器為基本參考模型,對(duì)PTE模塊進(jìn)行了詳細(xì)的設(shè)計(jì)和分析,在此基礎(chǔ)上,討論了IP數(shù)據(jù)包在并行處理過(guò)程中逆序的問(wèn)題,在PT

4、E的設(shè)計(jì)中加入了避免IP包逆序的機(jī)制,并做了設(shè)計(jì)模型的功能仿真和相關(guān)分析.3、引入基于快速最長(zhǎng)前綴匹配的路由查找機(jī)制,該機(jī)制以轉(zhuǎn)發(fā)表的面積和查找速度為目標(biāo)對(duì)路由查找方案進(jìn)行優(yōu)化.該文對(duì)該路由查找機(jī)制的原理做了深入的研究,在此基礎(chǔ)上對(duì)該機(jī)制做了模型的設(shè)計(jì)、功能上的仿真以及性能的分析.該課題屬預(yù)研性課題,旨在為將來(lái)對(duì)網(wǎng)絡(luò)處理器這個(gè)新興領(lǐng)域的研究積累經(jīng)驗(yàn).面對(duì)網(wǎng)絡(luò)處理器這個(gè)新興的科研領(lǐng)域以及目前研究發(fā)展?fàn)顩r善不成熟的局面,對(duì)這個(gè)課題的研究存在