全局Mesh局部樹時鐘結(jié)構(gòu)的設(shè)計與優(yōu)化.pdf

1、隨著集成電路技術(shù)的快速發(fā)展和器件尺寸的不斷縮小，物理設(shè)計越來越復(fù)雜，高性能芯片對時鐘偏差和片上誤差的要求越來越高。在數(shù)字集成電路設(shè)計中，各個單元之間的數(shù)據(jù)傳輸是由時鐘信號進(jìn)行同步控制的，因此時鐘結(jié)構(gòu)尤其受人關(guān)注。時鐘結(jié)構(gòu)設(shè)計的主要目標(biāo)就是在一定程度上降低時鐘偏差，將相位延遲最小化，并盡量減少時鐘網(wǎng)絡(luò)的功耗。所以合適的時鐘結(jié)構(gòu)的建立是集成電路物理設(shè)計中及其重要的一步。
　　 論文以減小時鐘偏差為出發(fā)點，探討高性能芯片的時鐘結(jié)構(gòu)并闡

2、述其實現(xiàn)方法。論文通過EDA工具實現(xiàn)結(jié)合手動修改優(yōu)化在著名商用RISC處理器IP口ARM1136JF-S中實現(xiàn)一種以Mesh時鐘結(jié)構(gòu)為主體的全局Mesh局部樹(Mesh-Local-Tree，MLT)時鐘結(jié)構(gòu)。MLT時鐘結(jié)構(gòu)是一種多驅(qū)動對稱性結(jié)構(gòu)，主要分為Pre-Mesh結(jié)構(gòu)，全局Mesh網(wǎng)格以及本地時鐘樹三個部分。Pre-Mesh結(jié)構(gòu)將時鐘信號零偏差的傳送到芯片的各個區(qū)域，通過全局Mesh結(jié)構(gòu)把信號傳送到大量的本地時鐘樹，從而到達(dá)時鐘

3、的葉節(jié)點。為了盡量減小MLT結(jié)構(gòu)的時鐘偏差，將模塊中的時鐘門控單元降為一級結(jié)構(gòu)，并且增加額外的時鐘門控單元。同時在ARM11中實現(xiàn)時鐘樹結(jié)構(gòu)，相比較傳統(tǒng)的時鐘樹結(jié)構(gòu)，MLT時鐘結(jié)構(gòu)能夠覆蓋芯片的各個區(qū)域，結(jié)構(gòu)對稱性很高，邏輯深度較低且每一級所采用的金屬比較短，能夠比時鐘樹結(jié)構(gòu)獲得更小的時鐘偏差。由于EDA工具的局限性，在時鐘架構(gòu)基本完成之后，對MLT時鐘結(jié)構(gòu)作進(jìn)一步手動優(yōu)化，增加MLT結(jié)構(gòu)的對稱性。
　　 論文在TSMC65nm