基于51MX的JTAG接口的設計與仿真.pdf_第1頁
已閱讀1頁，還剩75頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、JTAG(Joint Test Action Group聯(lián)合測試行動小組)技術是可測性設計技術中邊界掃描技術的一種。JTAG邊界掃描分為兩種,一種用來檢測芯片的電氣特性;一種用在芯片調試階段,通過JTAG接口在電路正常工作期間觀測或修改電路的行為。
　　51MX一款8位CPU核,大多數(shù)8位CPU核都沒有像ARM核一樣,帶有調試接口,沒有辦法在線調試。本設計正是基于這種考慮,在8位CPU核上添加了JTAG接口。51MX作為SOC芯片

2、的CPU核,采用復雜指令集,指令和數(shù)據(jù)長度都是8位,支持標準51的所有指令。
　　FPGA驗證是在FPGA開發(fā)板上模擬代碼的實際工作環(huán)境,加上時序,面積等約束,對代碼進行功能仿真驗證。所以,進行FPGA驗證之前,要在原RTL代碼上添加FPGA仿真需要的代碼,之后再用軟件仿真,軟件仿真通過后,下載到FPGA開發(fā)板中仿真驗證。
　　本文通過對IEEE1149.1協(xié)議,51MX CPU核的深入研究,結合在線調試接口的應用,設計了一

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論