微控制器的ESD-EFT抗擾度測(cè)試與建模研究.pdf

1、微控制器（Microcontroller, MCU）作為現(xiàn)代電子產(chǎn)品的核心組成部分，其電磁兼容（Electromagnetic Compatibility, EMC）性能往往在電子系統(tǒng)的中扮演著至關(guān)重要角色，因?yàn)閱蝹€(gè)芯片的EMC魯棒性直接影響到整個(gè)電子系統(tǒng)的魯棒性。隨著集成電路（IC）制造技術(shù)的不斷進(jìn)步，MCU的特征尺寸和工作電壓的不斷減小、工作頻率和集成化水平越來越高，伴隨而來的是其EMC抗擾度性能越來越低。MCU遭受的主要的電磁干擾

2、就是瞬態(tài)脈沖干擾。出于對(duì)芯片的EMC性能的要求，十分必要提出有效地EMC測(cè)試方法來衡量MCU的瞬態(tài)脈沖抗擾度性能。為了更好的理解MCU的瞬態(tài)脈沖干擾的失效機(jī)制和節(jié)約MCU產(chǎn)品花費(fèi)在 EMC性能提高方面的開支，建立 MCU的瞬態(tài)脈沖抗擾度模型來預(yù)測(cè) MCU的抗擾度等級(jí)是十分有意義的。
　　本文首先介紹了瞬態(tài)脈沖干擾信號(hào)的特征和耦合機(jī)理等，同時(shí)還分析了干擾源的測(cè)試模型、現(xiàn)有的EMC測(cè)試標(biāo)準(zhǔn)以及對(duì)MCU的危害等。接著在此基礎(chǔ)上介紹了 M

3、CU的抗擾度建模的仿真與分析方法。創(chuàng)新點(diǎn)是在靜電放電（Electro-Static Discharge, ESD）和Langer EFT干擾源的測(cè)試模型的基礎(chǔ)上提出了兩種相應(yīng)的可用于仿真的Spice模型，并通過仿真和測(cè)量驗(yàn)證了其準(zhǔn)確性。
　　其次從測(cè)試系統(tǒng)安裝、測(cè)試的軟硬件配置以及測(cè)試流程這幾方面分析了兩種瞬態(tài)抗擾度測(cè)試方法。在此基礎(chǔ)上提出了一種改進(jìn)的MCU的EFT測(cè)試方法，并與原有的EFT測(cè)試方法進(jìn)行實(shí)驗(yàn)對(duì)比，證明了改進(jìn)的方法的