基于應(yīng)用程序訪存模式的硬件自適應(yīng)預(yù)取技術(shù)的研究.pdf

1、現(xiàn)代微處理器CPU與存儲(chǔ)系統(tǒng)間發(fā)展速度的不平衡，導(dǎo)致了應(yīng)用程序在執(zhí)行過程中長(zhǎng)久處在等待數(shù)據(jù)返回的狀態(tài)，存儲(chǔ)系統(tǒng)的性能成為了影響計(jì)算機(jī)系統(tǒng)性能的瓶頸。預(yù)取技術(shù)能夠在層次化的存儲(chǔ)系統(tǒng)中推斷性的將下一層級(jí)數(shù)據(jù)的提前載入到當(dāng)前層級(jí)。預(yù)取能夠在一定程度上減少應(yīng)用程序的緩存失效率，提高了存儲(chǔ)系統(tǒng)的性能，因此受到業(yè)內(nèi)的廣泛關(guān)注。
　　本研究主要內(nèi)容包括：⑴討論了與應(yīng)用訪存模式息息相關(guān)的循環(huán)結(jié)構(gòu)。以SPEC CPU2006為例，對(duì)該測(cè)試程序執(zhí)行的

2、總體情況進(jìn)行了分析，并針對(duì)幾個(gè)特定的測(cè)試程序分析了它們的工作集、兩級(jí)Cache的訪存特性、應(yīng)用程序中調(diào)用最多的循環(huán)結(jié)構(gòu)中的數(shù)據(jù)特點(diǎn)和基本的訪存模式。⑵L1D Cache的預(yù)取部件以流預(yù)取為基礎(chǔ)，通過流型長(zhǎng)度歷史表(Stream Length History Table)這樣的結(jié)構(gòu)實(shí)時(shí)記錄一段時(shí)間內(nèi)的流型訪存的長(zhǎng)度信息，預(yù)取部件利用這樣信息確定預(yù)取數(shù)據(jù)的數(shù)量，并適時(shí)地停止預(yù)取。通過這種結(jié)構(gòu)可以在一定程度上過濾掉許多不必要的預(yù)取。⑶L2 C

3、ache的預(yù)取部件以跨步預(yù)取為基礎(chǔ)，通過訪存映射圖(Memory Access Map)這樣的結(jié)構(gòu)記錄了應(yīng)用程序在空間上的訪存狀態(tài)信息，通過這種結(jié)構(gòu)可以容忍亂序執(zhí)行的干擾，計(jì)算預(yù)取數(shù)據(jù)的地址。⑷L2 Cache的預(yù)取能夠?qū)崟r(shí)監(jiān)測(cè)存儲(chǔ)系統(tǒng)預(yù)取成功的情況，資源消耗情況和資源擁塞情況。預(yù)取部件通過這些監(jiān)控信息切換預(yù)取的模式，合理地控制預(yù)取數(shù)據(jù)的流出。⑸在CMP$im模擬器上實(shí)現(xiàn)了這種預(yù)取結(jié)構(gòu)，并用SPEC CPU2006測(cè)試了該種預(yù)取結(jié)構(gòu)。通