N-型準(zhǔn)一維硫化鎘納米結(jié)構(gòu)控制合成及其光電子器件的研究.pdf

1、近年來,準(zhǔn)一維半導(dǎo)體納米結(jié)構(gòu)(如納米線、納米帶和納米管等)的控制合成與光電子器件應(yīng)用引起了人們的極大關(guān)注。它們具有單晶的晶體質(zhì)量,以及優(yōu)良的光電特性,既可以用于研究低維尺度下基本的物理過程,又可以作為組件構(gòu)筑高性能的納米光電子器件。對它們的研究,有望突破器件小型化的限制,在后摩爾定律時代獲得重要應(yīng)用,并得到新一代納米光電子器件,從而對社會、科技的發(fā)展產(chǎn)生深遠(yuǎn)的影響。
　　 硫化鎘(CdS)是一種重要的Ⅱ-Ⅵ族半導(dǎo)體材料,其室溫禁

2、帶寬度為2.42eV,CdS薄膜與體材料已廣泛應(yīng)用于可見光探測、光伏等重要領(lǐng)域。CdS納米結(jié)構(gòu)具有許多迷人的性質(zhì),如隨尺寸可調(diào)的發(fā)光波長、室溫激光發(fā)射、高增益光電探測等。因此,CdS納米結(jié)構(gòu)的控制合成及其光電子器件應(yīng)用的研究已成為納米材料領(lǐng)域的研究熱點之一。為實現(xiàn)其應(yīng)用,利用摻雜控制其光電性質(zhì)必不可少,但由于在納米材料電學(xué)性質(zhì)表征方面的困難,此方面的研究仍處于初步階段,相關(guān)研究亟待開展。基于CdS納米結(jié)構(gòu)的光電子器件應(yīng)用的研究也有待深入

3、。
　　 本論文對CdS納米線的n型摻雜及其相關(guān)光電子器件進行了系統(tǒng)研究。首先利用Ⅲ族元素鎵(Ga)實現(xiàn)了可控的CdS納米線n型摻雜,然后分別制備了基于單根CdS納米線的底柵和和頂柵結(jié)構(gòu)納米場效應(yīng)晶體管,以此對摻雜CdS納米線的光電特性,以及納米器件的工作性能進行了深入研究。此外,還制備了CdS納米線／硅(Si)基底復(fù)合納米發(fā)光器件,實現(xiàn)了n型CdS在納米發(fā)光領(lǐng)域的應(yīng)用。取得的主要成果如下:
　　 1、以CdS為生長源,

4、Ga及Ga2O3的混合粉末作為蒸發(fā)源為摻雜源,利用氣相蒸發(fā)的方法,在鍍有金催化劑的硅片上大量合成了形貌均勻、材料表面平滑的Ga摻雜CdS(CdS:Ga)納米線。進一步形貌與結(jié)構(gòu)分析表明,納米線直徑在50-200 nm,長度在幾十微米至上百微米之間變化,為單晶纖鋅礦結(jié)構(gòu),生長方向沿[0001]晶面取向。通過控制摻雜源的比例,合成了不同Ga摻雜濃度的CdS納米線,對單根納米線的電學(xué)測試結(jié)果顯示,隨著摻雜濃度的提高,CdS納米線的電導(dǎo)有明顯提

5、高,且電導(dǎo)率能在5個數(shù)量級內(nèi)調(diào)控,說明此方法能夠有效實現(xiàn)Ga摻雜n型CdS納米線的合成。
　　 2、以SiO2(300nm)／p+-Si襯底為襯底制備了CdS:Ga納米線的底柵場效應(yīng)晶體管(FETs),其中SiO2層和p+-Si基底分別作為場效應(yīng)管的柵極絕緣層和柵極,而CdS:Ga納米線則作為場效應(yīng)晶體管的溝道。通過改變柵壓,發(fā)現(xiàn)溝道電流隨著柵壓的增大而明顯上升,呈現(xiàn)出n型溝道的典型特點,證明CdS:Ga納米線確為n型導(dǎo)電。底柵

6、結(jié)構(gòu)FETs的性能較差,其閾值電壓和跨導(dǎo)分別為-40V和2.3 nS:載流子的遷移率和亞閾值擺幅分別為2.1 cm2／Vs和816V／dec。
　　 3、為進一步提高CdS:Ga納米線場效應(yīng)晶體管的性能,通過采用高電介質(zhì)常數(shù)氮化硅(Si3N4)取代SiO2作為柵絕緣層,制備了高性能頂柵結(jié)構(gòu)的CdS納米場效應(yīng)晶體管。測試表明頂柵FET的閾值電壓、跨導(dǎo)和電流開關(guān)比分別為-0.3 V、1.07μS和5×106,相比于底柵場效應(yīng)晶體管分

7、別提高了100、500和4×106倍:載流子遷移率和亞閾值擺幅分別為241.6 cm2／Vs和114 mV／dec,相比于底柵場效應(yīng)管分別提高了100和7×103倍。由此可見,通過改進器件工藝,優(yōu)化器件結(jié)構(gòu),納米場效應(yīng)管的性能可以顯著提高。
　　 4、制備了CdS:Ga納米線／p—Si基底的復(fù)合結(jié)構(gòu)異質(zhì)p-n結(jié),發(fā)現(xiàn)其有良好的整流特性。通過在納米線與Si基底兩端施加約+5 V的開啟電壓,在CdS與Si基底的交界區(qū),即p-n結(jié)區(qū)域