6位高速CMOS數(shù)模轉(zhuǎn)換器集成電路的研究和設(shè)計(jì).pdf

1、ResearchandDesignof6BitHighSpeedCMOSDigitaltoAnalogConverterIntegratedCircuitAThesisSubmittedtoSoutheastUniversityFortheAcademicDegreeoforMasterofEngineeringBy‘昕JXiong—SupervisedbyLiWenyuanSchoolofInformationScienceandEn

2、gineeringSoutheastUniversityMarch2015摘要墑覃●11_，、數(shù)模轉(zhuǎn)換器(DAC)作為數(shù)字系統(tǒng)到模擬系統(tǒng)的一個(gè)重要接口，越來(lái)越受到人們的重視。近年來(lái)通信技術(shù)尤其是無(wú)線通信技術(shù)的快速發(fā)展，對(duì)DAC轉(zhuǎn)化速率的要求也越來(lái)越高。高速DAC的性能在某種程度上成為了高速通信系統(tǒng)性能的瓶頸之一。因此研究和設(shè)計(jì)高速DAC芯片具有重要的現(xiàn)實(shí)意義。論文首先介紹了DAC的工作原理和重要指標(biāo)。接著分析了電阻型、電容型和電流舵三種

3、類(lèi)型DAC的各自特點(diǎn)和實(shí)現(xiàn)方式。電流舵架構(gòu)由于其將電流源的電流直接輸出到負(fù)載不需要任何緩沖這一固有特性使得其在高速DAC中得到廣泛應(yīng)用?；诖耍疚脑敿?xì)分析和討論了影響電流舵DAC靜態(tài)特性和動(dòng)態(tài)特性的關(guān)鍵因素。分析了電流源陣列的隨機(jī)失配項(xiàng)并定量給出了電流源尺寸的選取方案，介紹了減小系統(tǒng)失配的布局方案。推導(dǎo)了電流源阻抗與靜態(tài)特性和無(wú)雜散動(dòng)態(tài)范圍(SFDR)的定量關(guān)系并分析了共源共柵電流源的輸出阻抗隨頻率的變化趨勢(shì)。所設(shè)計(jì)的6位高速DAC基

4、于65nmCMOS工藝，采用高四位溫度計(jì)譯碼和低兩位二進(jìn)制加權(quán)的42電流舵結(jié)構(gòu)。整個(gè)電路包括模擬和數(shù)字兩大部分。模擬部分主要提供所需要的電流源。通過(guò)采用內(nèi)置的帶隙電壓基準(zhǔn)源產(chǎn)生穩(wěn)定電壓，進(jìn)而通過(guò)電壓轉(zhuǎn)電流電路和電流鏡來(lái)獲得穩(wěn)定的電流源。內(nèi)置的電流源較好地保證了精度和集成度。數(shù)字部分主要為譯碼器和為了保證各路信號(hào)同步性的譯碼前后的寄存器和鎖存器。對(duì)譯碼器的設(shè)計(jì)做了精細(xì)的考慮，通過(guò)優(yōu)化邏輯結(jié)構(gòu)以及門(mén)單元電路并在其中插入緩沖器來(lái)使得譯碼器能正

5、確處理高速信號(hào)并將各路信號(hào)之間的延時(shí)控制在一定范圍內(nèi)。為了在轉(zhuǎn)換過(guò)程中電流源陣列始終提供穩(wěn)定的電流，譯碼后的控制信號(hào)通過(guò)調(diào)制器產(chǎn)生一個(gè)高交叉點(diǎn)的差分控制信號(hào)來(lái)控制差分開(kāi)關(guān)的斷開(kāi)與閉合。這樣使得在切換過(guò)程中差分開(kāi)關(guān)不存在同時(shí)關(guān)斷的現(xiàn)象。本設(shè)計(jì)完成了原理圖設(shè)計(jì)，版圖設(shè)計(jì)和后仿真。其總面積為0675mmX0485mm。芯片采用12V單電源供電，整個(gè)功耗小于20mW。后仿真結(jié)果表明具有良好的靜態(tài)和動(dòng)態(tài)特性，其DNL，INL均小于005LSB。在