基于ARM的實(shí)時(shí)語(yǔ)音編碼系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、語(yǔ)音編碼在通信系統(tǒng)中是至關(guān)重要的一環(huán)，如何實(shí)現(xiàn)在較低編碼率情況下獲取高質(zhì)量的語(yǔ)音是語(yǔ)音編碼領(lǐng)域研究的熱點(diǎn)。傳統(tǒng)的通信系統(tǒng)采用的是專用的數(shù)字信號(hào)處理器(DSP)來(lái)負(fù)責(zé)語(yǔ)音的編解碼操作，然而隨著集成電路的快速發(fā)展，ARM微處理器的運(yùn)算能力越來(lái)越強(qiáng)，每秒鐘可以執(zhí)行百萬(wàn)條指令，這就能夠用它來(lái)處理數(shù)字信號(hào)。與DSP相比，它具有低功耗、低成本優(yōu)勢(shì)，從而被越來(lái)越多的應(yīng)用于數(shù)字信號(hào)的處理。
　　本課題主要研究的內(nèi)容是如何在 ARM平臺(tái)上實(shí)現(xiàn)語(yǔ)音信

2、號(hào)的實(shí)時(shí)編解碼處理。對(duì)語(yǔ)音信號(hào)的編碼操作是通過(guò)G.729A算法來(lái)完成的，它具有編碼率較低、合成語(yǔ)音質(zhì)量較高、延時(shí)較短等優(yōu)點(diǎn)。同時(shí)由于它的算法復(fù)雜度較高、代碼量較大，使得將標(biāo)準(zhǔn)的G.729A源代碼直接應(yīng)用于ARM平臺(tái)上是行不通的。因此，需要對(duì)G.729A標(biāo)準(zhǔn)源程序進(jìn)行代碼上與算法上的優(yōu)化。該怎樣優(yōu)化關(guān)系著G.729A能否在ARM平臺(tái)上成功運(yùn)行。為完成本系統(tǒng)的設(shè)計(jì)，需要搭建硬件開發(fā)平臺(tái)。其中主處理器使用的是三星的S3C2440A芯片，它是一

3、款高性能、低功耗、低成本的微處理器。音頻處理器使用的是飛利浦的UDA1341TS芯片，以便簡(jiǎn)化系統(tǒng)的設(shè)計(jì)。它們之間是通過(guò)IIS接口總線，采用DMA方式來(lái)傳輸數(shù)據(jù)。
　　本文首先介紹了語(yǔ)音編碼的一些相關(guān)理論，如語(yǔ)音信號(hào)是如何產(chǎn)生的、編碼過(guò)程中常采用的數(shù)字分析技術(shù)、編碼過(guò)程中采用的矢量量化技術(shù)等。隨后對(duì)G.729A的編解碼原理作了詳細(xì)分析，為讀懂G.729A標(biāo)準(zhǔn)源程序提供理論基礎(chǔ)。接下來(lái)對(duì)硬件平臺(tái)所用到的S3C2440A與UDA134