低功耗Single-Port SRAM編譯器設(shè)計與研究.pdf

1、為了滿足系統(tǒng)級芯片設(shè)計的低功耗要求，本文講述設(shè)計了一款基于0.13微米CMOS工藝的低功耗單口SRAM編譯器，它能產(chǎn)生各種容量的SRAM的版圖、網(wǎng)表和供自動布局布線使用的lef，它支持的最大容量為512k bits。本文通過對不同容量的SRAM采用不同的結(jié)構(gòu)，即基于分級位線和分級字線技術(shù)的結(jié)構(gòu)，來減小功耗。當存儲陣列的行數(shù)小于64時，只采用分級位線結(jié)構(gòu)，當行數(shù)大于等于64時，位數(shù)大于等于8時，同時使用分級位線和分級字線結(jié)構(gòu)。這樣既有效并

2、大幅降低了功耗，同時又保持了高速和高密度。本文采用新型的基于觸發(fā)器結(jié)構(gòu)的靈敏放大器，進一步降低了功耗。本文設(shè)計的自時序控制電路系統(tǒng)可以讓SRAM模塊根據(jù)自身的大小，自己控制存取周期，同時預(yù)留了合理的Read Margin，并保持了一定的存取速度。本文還介紹了編譯器自上而下的設(shè)計實現(xiàn)方法。后仿真之后，本低功耗SRAM編譯器產(chǎn)生的512k bits模塊，和普通編譯器產(chǎn)生的模塊比較，存取速度只比以前慢20％左右，而面積幾乎一樣，功耗卻降低了5