用于陣列傳感信號采樣的高精度采樣及VGA一體化技術(shù)研究.pdf

1、隨著航天光學(xué)遙感相機(jī)成像技術(shù)的飛速發(fā)展,遙感照相機(jī)對CCD信號處理器的精度、功耗、面積提出了更高的要求。為了節(jié)省CCD信號處理器的功耗和面積,基于SMIC0.35μm3.3V CMOS工藝,本論文提出了一種集CDS(Correlated Double Sampling)及VGA(Variable Gain Amplifier)功能一體化的CDS電路,節(jié)省了芯片的功耗和面積。VGA的增益范圍為0~18dB、步長為0.035dB,VGA由電

2、容陣列和開關(guān)陣列實現(xiàn),控制信號通過9位數(shù)字編程信號實現(xiàn)。
　　論文主要研究CDS電路、VGA電路的基本理論及電路技術(shù)。首先,研究了采樣保持系統(tǒng)的性能參數(shù)、采樣相時的非理想效應(yīng)以及如何消除這些非理想效應(yīng)的措施。給出了CCD的工作原理及驅(qū)動時序,研究了CDS的基本原理和三種不同結(jié)構(gòu)的CDS電路,并針對CDS電路建立簡單電路模型,分析了它的噪聲特性。接著研究了VGA電路的基本理論,介紹了一些常見的VGA,并總結(jié)了它們的設(shè)計思想。最后,根

3、據(jù)CCD信號處理器的要求,設(shè)計了CDS及VGA一體化電路。所包含的子電路主要有:增益提升的套筒式共源共柵運(yùn)算放大器、電容陣列、共模反饋電路、時鐘產(chǎn)生電路、自舉開關(guān)。
　　最后,基于SMIC0.35μm3.3V CMOS工藝下的混合信號工藝庫模型,利用Cadence spectre仿真工具對整體電路進(jìn)行仿真。仿真結(jié)果表明,CDS電路很好地抑制了CCD信號中的噪聲,極大地提高了輸出信號的信噪比。當(dāng)編程值為000000000時,CDS電