RapidIO在實(shí)時(shí)信號(hào)處理機(jī)中的應(yīng)用研究.pdf

1、實(shí)時(shí)信號(hào)處理機(jī)是FMCW SAR系統(tǒng)的核心組成單元。在微型化無(wú)人飛行平臺(tái)的應(yīng)用背景下，F(xiàn)MCW SAR實(shí)時(shí)信號(hào)處理機(jī)設(shè)計(jì)主要面臨兩個(gè)方面的挑戰(zhàn)：一是回波數(shù)據(jù)的實(shí)時(shí)成像處理與圖像數(shù)據(jù)的高速存儲(chǔ)，對(duì)處理機(jī)的處理性能與數(shù)據(jù)傳輸帶寬提出了很高要求；二是由于載機(jī)空間的限制，處理機(jī)結(jié)構(gòu)設(shè)計(jì)不能采用多板卡互連的設(shè)計(jì)思路，而必須采用微型化、多功能化的單板卡設(shè)計(jì)方法。針對(duì)上述挑戰(zhàn)，本文主要進(jìn)行了如下工作：
　　1、開展了實(shí)時(shí)處理機(jī)的總體結(jié)構(gòu)設(shè)計(jì)研究

2、。介紹了實(shí)時(shí)成像算法的基本流程。結(jié)合任務(wù)需求分析了成像處理時(shí)限和數(shù)據(jù)傳輸帶寬的要求；提出了基于多核DSP+FPGA的信號(hào)處理機(jī)單板卡的整體結(jié)構(gòu)、以 RapidIO互連技術(shù)實(shí)現(xiàn)處理器之間的高速數(shù)據(jù)傳輸，從輕量、高速的角度出發(fā)，選擇以CF卡做為處理機(jī)的高速存儲(chǔ)單元。
　　2、完成了處理機(jī)硬件設(shè)計(jì)與實(shí)現(xiàn)。以模塊化的思路設(shè)計(jì)處理機(jī)的硬件電路。采用AD9516統(tǒng)一管理板卡的時(shí)鐘輸出，采用分布式開關(guān)電源為處理機(jī)提供高效穩(wěn)定的電源。實(shí)現(xiàn)了核心處

3、理器TMS320C6678和Virtex6的外圍電路，設(shè)計(jì)了以CY7C68053為核心的USB數(shù)據(jù)傳輸鏈路。采用14位AD芯片AD9648實(shí)現(xiàn)回波高速采集，采用TI DAC5681實(shí)現(xiàn)了DAC功能，實(shí)現(xiàn)了處理機(jī)的功能擴(kuò)展。
　　3、實(shí)現(xiàn)了基于RapidIO的高速數(shù)據(jù)傳輸。針對(duì)實(shí)時(shí)成像的數(shù)據(jù)傳輸模式與速度要求，在詳細(xì)介紹RapidIO協(xié)議規(guī)范的基礎(chǔ)上，以TMS320C6678和Virtex6為硬件平臺(tái)，設(shè)置RapidIO1x通道連接