三維集成電路中電源分布網(wǎng)絡(luò)的分析與研究.pdf

1、隨著集成電路自動(dòng)化制程的不斷發(fā)展，通過(guò)硅通孔（through silicon vias，TSV）形成的三維集成電路（three-dimensional integrated circuit，3D IC）最近逐漸成為集成電路領(lǐng)域的一個(gè)熱門(mén)話題。在3D IC中，電源分布網(wǎng)絡(luò)（Power distribution network，PDN）的設(shè)計(jì)是非常重要，同時(shí)也比較困難的。金屬電源線和電源突起（bump），以及電源 TSV是影響整個(gè)3D IC

2、 PDN信號(hào)完整性，尤其是電壓降（IR-Drop）分布，進(jìn)而影響電路性能的兩個(gè)關(guān)鍵因素。
　　在本文中，將會(huì)研究3D IC電源網(wǎng)絡(luò)設(shè)計(jì)的相關(guān)問(wèn)題，包括電源網(wǎng)絡(luò)的組成，建模，分析，優(yōu)化等。在總結(jié)當(dāng)前存在的3D IC電源分布網(wǎng)絡(luò)設(shè)計(jì)方法的基礎(chǔ)上，本文將會(huì)提出一種基于多目標(biāo)同時(shí)優(yōu)化3D IC電源分布網(wǎng)絡(luò)的方法。該方法在改善電源網(wǎng)絡(luò)中的電壓降分布的同時(shí)，可以盡量減少金屬電源線和電源 TSV/bump的使用，一次運(yùn)行可以得到多個(gè)“最優(yōu)”解，

3、稱之為面向3D IC的并發(fā)式電源網(wǎng)絡(luò)設(shè)計(jì)及其實(shí)現(xiàn)算法（concurrent optimization method for3D IC PDN），簡(jiǎn)稱CCO算法。
　　最后，利用對(duì)于相同的MCNC基準(zhǔn)電路進(jìn)行優(yōu)化的對(duì)比實(shí)驗(yàn)顯示：與傳統(tǒng)的基于飽和模型的優(yōu)化方案相比，本文提出的方法能夠得到更多、更好的電源網(wǎng)絡(luò)設(shè)計(jì)方案，即使在TSV/bump數(shù)量差不多的情況下，也可以節(jié)省約32.7％的布線面積；與窮舉法相比，CCO算法僅需要約1/16的時(shí)