抗輻射100V SOI工藝技術研究.pdf

1、在星載雷達、航空測控、核彈、通訊衛(wèi)星、以及要有抵抗核爆環(huán)境能力的飛機、地面系統(tǒng)等裝備中都離不開高壓集成電路。原衛(wèi)星電源管理模塊大量使用分立器件VDMOS作為電子開關，導致電源管理模塊的重量重且體積大，衛(wèi)星的小型化迫切地希望將這些分立器件集成到一塊集成電路中。
　　抗輻射SOI高壓CMOS技術具有許多體硅技術無法比擬的優(yōu)點。由于SOI器件在其底部和四周均被SiO2隔離，消除了由輻射引起的閉鎖(Latch-up)效應，減少了隔離區(qū)泄漏

2、電流和隔離區(qū)面積，使得抗輻射SOI高壓CMOS電路功耗低，抗干擾性強，速度快，耐高溫。同時SOI技術只在頂層硅膜里做器件，和體硅相比具有更小的積累電荷的敏感區(qū)，在抗單粒子方面和體硅相比具有天然優(yōu)勢，因此更適合于空間應用。
　　本論文是在為滿足國內對抗輻射高壓驅動IC的需求背景下應運而生的。本文對SOI高壓器件抗輻射機理和抗總劑量輻射加固工藝原理進行研究，開展抗輻射SOI高壓器件結構設計、埋氧層和場氧化層抗總劑量加固工藝開發(fā)工作，由

3、簡單的電容CV測試平帶電壓在輻射條件下漂移作為切入點進行研究，并通過簡化NMOS器件和完整的NMOS器件對加固工藝進行驗證。針對加固工藝和配套的單項工藝，完善了100V/5V高低壓兼容工藝設計規(guī)則，完成工藝集成串線，流片完成后形成抗總劑量輻射的100V/5V高低壓SOICMOS器件。通過γ射線對加固后的器件進行抗總劑量能力評估，同時完成相關的測試評估，最終實現(xiàn)了抗輻射100V/5V高低壓兼容SOICMOS工藝關鍵技術研究。并采用抗輻射S