低噪聲、低失真、高帶寬差分ADC驅動器設計.pdf

1、隨著模數轉換器(ADC)的發(fā)展，數據轉換接口的設計越來越復雜。影響接口設計的主要因素包括:ADC速度和精度的不斷提高、電壓和功耗的進一步降低、開關電容輸入結構、單電源工作、差分工作以及采用CMOS工藝等。這些因素將導致信號擺幅的減小，從而對接口電路的噪聲性能和線性度提出了更高的要求。此外，ADC驅動器還廣泛應用于當今的高性能無線接收系統(tǒng)中。
　　 本文首先對數據轉換器的接口電路進行了介紹和分析，其次給出了本次設計采用的BiCMO

2、S工藝，并對BiCMOS電路的設計進行了探討，然后給出了基于全差分運算放大器的ADC驅動器設計基礎，從系統(tǒng)級和芯片級對ADC驅動器進行了詳細的分析，接下來對本文設計的ADC驅動器進行了模塊化的分析和設計，最后給出了版圖設計和后仿結果。本次設計使用的是JAZZ0.18μmBiCMOS工藝。仿真結果表明:芯片無條件穩(wěn)定地工作于3V電壓下，電流為47mA;3dB帶寬為5.93GHz，0.1dB差帶寬1.33GHz，0.5dB偏差帶寬2.04G

3、Hz;在3dB增益壓縮的情況下輸出差分擺幅為4.7V，在87.5Ω負載電阻下差分擺率為5028V/μs;滿功率帶寬為340.7MHz，1％的建立時間為2ns;在70MHz時的IMD3為-93dBc，HD2為-108dBc，噪聲系數為5.5dB，等效輸入噪聲電壓為0.85nV/(√)Hz。由仿真結果可以估計得到，該ADC驅動器可以驅動200MHz以下的10位ADC，65MHz以下的12位ADC，30MHz以下的14位ADC，26MHz以下

4、的16位ADC，在50MHz的信號帶寬下大約可以驅動2V滿量程的12位ADC。具體的驅動能力要隨信號的帶寬以及選擇ADC的滿量程和精度有關。
　　 文次設計的設計難點在于基于運算放大器結構的ADC驅動器需要在高帶寬、高線性度、低噪聲、低失調之間權衡。此外，驅動器需要足夠高的擺率以達到建立時間的要求。整個放大器采用帶米勒補償的兩級放大器結構，第一級采用簡單的差分放大器以實現低失調和足夠的增益來抑制第二級的失調和噪聲，第二級采用了高