一種基于高k薄膜場(chǎng)優(yōu)化技術(shù)的高壓LDMOS器件研究.pdf

1、LDMOS器件具有耐壓高、驅(qū)動(dòng)能力強(qiáng)、安全工作區(qū)寬、溫度特性好、易集成等優(yōu)點(diǎn)，廣泛應(yīng)用于功率集成電路中。高壓LDMOS器件研究的核心是通過(guò)優(yōu)化漂移區(qū)結(jié)構(gòu)，取得器件擊穿電壓和導(dǎo)通電阻的最優(yōu)折中。高介電常數(shù)（高k）薄膜用于器件漂移區(qū)能夠有效優(yōu)化耐壓區(qū)電通量，進(jìn)而優(yōu)化漂移區(qū)電場(chǎng)分布，提升耐壓。
　　為了獲得具有高擊穿電壓低導(dǎo)通電阻的橫向MOS器件，本文研究了一種基于高K薄膜場(chǎng)優(yōu)化作用的LDMOS器件結(jié)構(gòu)。該結(jié)構(gòu)直接在漂移區(qū)和溝道區(qū)表面覆

2、蓋一層高k薄膜，一方面用以優(yōu)化器件耐壓區(qū)電通量分布，另一方面用作器件柵介質(zhì)層；器件中采用場(chǎng)板技術(shù)，用以降低漂移區(qū)表面峰值電場(chǎng)；在高k薄膜和場(chǎng)板之間使用氧化層，削弱場(chǎng)板邊緣強(qiáng)電場(chǎng)。所設(shè)計(jì)器件的主要結(jié)構(gòu)參數(shù)：漂移區(qū)長(zhǎng)度為60μm、結(jié)深為5μm、摻雜濃度為1E16cm-3、高k薄膜介電常數(shù)為200、厚度為1μm、柵場(chǎng)板長(zhǎng)度為25μm。
　　本文首先采用二維仿真工具M(jìn)EDICI分析該器件的工作特性以及漂移區(qū)長(zhǎng)度、摻雜濃度、高 k薄膜、場(chǎng)板

3、結(jié)構(gòu)等因素對(duì)耐壓和導(dǎo)通電阻的影響；其次，利用工藝仿真軟件TSUPREM4對(duì)該結(jié)構(gòu)的工藝實(shí)現(xiàn)流程進(jìn)行分析，然后通過(guò)實(shí)驗(yàn)手段重點(diǎn)研究工藝實(shí)現(xiàn)過(guò)程中鋯鈦酸鉛（PZT）和鈦酸鍶鋇（BST）兩種高k薄膜的刻蝕方法。最終仿真結(jié)果顯示：器件擊穿電壓可達(dá)到820V，比導(dǎo)通電阻可降至13.24Ω·mm2。濕法刻蝕PZT、BST薄膜的實(shí)驗(yàn)結(jié)果顯示：兩種薄膜在BOE+36％HCl+65%HNO3+H2O+緩沖劑溶液中濕法刻蝕側(cè)向腐蝕小，無(wú)殘留物，線條邊緣整齊