面向M-DSP的功耗管理模塊設(shè)計.pdf

1、隨著半導(dǎo)體制造工藝的快速發(fā)展，功耗問題已然成為當(dāng)今DSP芯片設(shè)計所面臨的嚴(yán)重挑戰(zhàn)之一，低功耗技術(shù)的應(yīng)用是解決這個問題的最有效途徑。在芯片設(shè)計中合理采用這些技術(shù)，在滿足性能需求的前提下降低整個芯片的功耗，對提高DSP的整體能效比、擴(kuò)展適用范圍和應(yīng)用領(lǐng)域具有重要作用。
　　M-DSP是國防科技大學(xué)微電子所自主研發(fā)的32位高性能多核DSP芯片，集成了8個高性能的DSP單核、大容量的片上存儲體和DDR、S RIO等眾多外圍設(shè)備。本課題的主

2、要目標(biāo)是面向 M-DSP設(shè)計一個功耗管理模塊 PCU（Power Controlling Unit），實現(xiàn)對整個芯片功耗的控制，滿足芯片高性能、低功耗的應(yīng)用需求。
　　本文在分析M-DSP體系結(jié)構(gòu)和低功耗設(shè)計需求的基礎(chǔ)上，對芯片進(jìn)行了電源區(qū)域與時鐘模塊劃分，提出了一種基于區(qū)域劃分的電源和時鐘功耗管理方案，并綜合運(yùn)用多種功耗控制技術(shù)設(shè)計了PCU控制器的功耗控制邏輯和運(yùn)行模式轉(zhuǎn)換邏輯。針對電源區(qū)域的電源管理，采用基于 Cadence公

3、司的通用功耗格式 CPF（Common Power Format）的電源關(guān)斷技術(shù)PSO（Power Shut Off），實現(xiàn)對整個電源區(qū)域電源的控制；針對外設(shè)模塊的時鐘管理，通過時鐘門控技術(shù)控制整個模塊的輸入時鐘，同時通過復(fù)位信號控制模塊的低功耗狀態(tài)；針對片上大容量存儲體的功耗管理，通過特殊功能管腳來控制存儲體實現(xiàn)電源休眠的低功耗模式；此外，還采用時鐘門控技術(shù)對整個內(nèi)核模塊和核內(nèi)CPU的時鐘進(jìn)行控制，實現(xiàn)對處理器核的精細(xì)功耗管理。為確保

4、每個控制目標(biāo)模塊實現(xiàn)低功耗模式過程中芯片的其他部分正常工作，PCU采用存儲保護(hù)處理多核訪問沖突的多核共享機(jī)制，并設(shè)計了req-ack握手機(jī)制對模塊的請求和響應(yīng)進(jìn)行清空處理。
　　最后，本文分別通過軟件模擬和FPGA仿真的方法對所設(shè)計的PCU控制器進(jìn)行了充分的功能模擬驗證和時序驗證，并對 PCU的功耗優(yōu)化效果做了定量分析。驗證結(jié)果表明，本文所設(shè)計的功耗管理模塊PCU控制器功能正確，實現(xiàn)了預(yù)期的電源和時鐘的控制目標(biāo)，具有一定的功耗優(yōu)化