基于FPGA的JPEG編碼算法優(yōu)化及實現(xiàn).pdf

1、隨著多媒體技術(shù)的發(fā)展，圖像應(yīng)用越來越多，圖像處理技術(shù)對圖像信息的存儲和傳輸至關(guān)重要。在圖像壓縮技術(shù)中，靜態(tài)圖像壓縮標(biāo)準(zhǔn)JPEG，具有良好的壓縮特性，因此應(yīng)用范圍很廣。隨著FPGA技術(shù)的進(jìn)步，功能越來越強(qiáng)、成本不斷降低，在FPGA平臺上實現(xiàn)復(fù)雜系統(tǒng)成為可能。研究圖像壓縮系統(tǒng)的實現(xiàn)，具有很大的應(yīng)用前景，專用圖像處理芯片的設(shè)計是近年來世界范圍內(nèi)研究的熱點。因此在FPGA平臺上實現(xiàn)JPEG編碼器具有現(xiàn)實意義。
　　在本文中JPEG編碼器使

2、用Verilog硬件描述語言設(shè)計和實現(xiàn)，在設(shè)計中充分利用FPGA的豐富資源和靈活性。根據(jù)JPEG編碼流程對JPEG編碼器進(jìn)行了模塊劃分。其中二維離散余弦變換使用了行列分解的方法，轉(zhuǎn)換為2次一維離散余弦變換。并采用改進(jìn)算法結(jié)構(gòu)的Loeffler快速算法實現(xiàn)一維離散余弦變換，減少了硬件實現(xiàn)的復(fù)雜度，提高了二維離散余弦變換的處理速度。量化的實現(xiàn)采用乘法代替除法，減少除法對運(yùn)算速度的影響。哈夫曼編碼的實現(xiàn)采用并行查表的方式，提高編碼的速度。系統(tǒng)

3、設(shè)計中廣泛使用流水線技術(shù)，通過優(yōu)化提高系統(tǒng)處理速度。
　　整個設(shè)計和每個模塊都在QuartusⅡ7.2平臺上進(jìn)行了綜合實現(xiàn)、功能與時序仿真。綜合與仿真結(jié)果說明，設(shè)計的JPEG編碼器使用了較少的FPGA邏輯資源，實現(xiàn)了較高的系統(tǒng)時鐘頻率，在硬件消耗量和工作速度兩個方面都得到了一定的改進(jìn)。并且在MTALAB7.0平臺也進(jìn)行了仿真，將QuartusⅡ與MATLAB中的仿真結(jié)果進(jìn)行對比，發(fā)現(xiàn)二者的誤差較小。最后利用實際圖片作為測試輸入，經(jīng)