衛(wèi)星導航鏈路抗干擾技術研究.pdf

1、衛(wèi)星導航系統(tǒng)在軍事通信領域中具有很高的應用價值。面對越來越復雜的空間干擾環(huán)境，衛(wèi)星導航鏈路的抗干擾技術研究更有著重大的意義。在傳統(tǒng)的通信鏈路中，現(xiàn)有通信抗干擾算法可達到很理想的誤碼率要求，但其沒有考慮對測距算法的影響。為了滿足載波相位測距算法對相位的嚴格要求，在研究經(jīng)典時域抗干擾算法的基礎上，本文提出了一種新的針對衛(wèi)星導航鏈路的抗干擾系統(tǒng)實現(xiàn)方案，并利用MATLAB對該系統(tǒng)進行了性能仿真分析，仿真結果表明：與現(xiàn)有抗干擾系統(tǒng)相比，新的抗干

2、擾系統(tǒng)能夠減小對信號相位的影響。本論文的主要工作如下：
　　1.分析了兩種經(jīng)典的抗干擾技術：時域干擾抑制和變換域干擾抑制。重點研究了時域自適應濾波算法和濾波器的實現(xiàn)，并指出FIR濾波器具有良好的線性相位特性。
　　2.研究了衛(wèi)星導航信號的載波相位測量原理。指出相位測量算法對載波相位有著非常嚴格的要求，且其測量精度比偽碼測距算法還要高，但需要解決整周期模糊問題。另外，還對鎖頻環(huán)的基本原理和對稱系數(shù)FIR濾波器的設計方法進行了分

3、析和研究。
　　3.提出了一種基于BPSK調(diào)制的直接序列擴頻抗干擾系統(tǒng)實現(xiàn)方案。以掃頻干擾為例，改變陷波器在系統(tǒng)中所處的位置，對該抗干擾系統(tǒng)進行性能仿真，觀察抗干擾技術對導航信號相位的影響，并給出了系統(tǒng)的誤碼性能曲線。
　　4.基于FPGA硬件開發(fā)平臺，具體分析了下變頻、鎖頻環(huán)、陷波器等關鍵子模塊的實現(xiàn)難點，并利用Verilog HDL語言完成了抗干擾模塊的FPGA實現(xiàn)。對該抗干擾模塊進行仿真驗證，將其輸出結果與MATLAB