小型高速可編程多路數(shù)據(jù)采集存儲系統(tǒng)的研究.pdf

1、存儲測試技術(shù)是指對被測信號進(jìn)行實時采集存儲，事后再將數(shù)據(jù)回讀處理的一種測試技術(shù)。隨著現(xiàn)代軍事技術(shù)的迅速發(fā)展，武器系統(tǒng)研制過程對存儲測試系統(tǒng)的性能要求也不斷提高。本文結(jié)合彈丸飛行姿態(tài)測試、侵徹加速度測試和沖擊波測試等應(yīng)用場合的要求，提出了一種通用化采集存儲系統(tǒng)方案，具有重要的研究意義。
　　 首先，本文對存儲測試系統(tǒng)的原理和發(fā)展現(xiàn)狀進(jìn)行了詳細(xì)的調(diào)研。在此基礎(chǔ)上，結(jié)合不同應(yīng)用場合的測試要求，提出了本系統(tǒng)的設(shè)計指標(biāo)和總體方案。本系統(tǒng)選

2、用高性能FPGA作為控制核心，結(jié)合大容量Flash存儲器和高速可編程A/D轉(zhuǎn)換芯片，并可通過USB總線完成數(shù)據(jù)回讀。然后，本文對整個系統(tǒng)的軟硬件進(jìn)行了詳細(xì)的設(shè)計。硬件方面，完成了核心控制電路、A/D轉(zhuǎn)換電路和存儲電路等部分設(shè)計，考慮了電磁兼容性和高可靠性設(shè)計要求，然后利用Verilog語言結(jié)合圖形設(shè)計方法完成了FPGA對各個模塊的控制邏輯設(shè)計。軟件方面，采用了片上可編程系統(tǒng)(SOPC)技術(shù)，在FPGA片內(nèi)組建了NiosⅡ軟核，并編寫了基