基于并行處理的超高速采樣系統(tǒng)研究與實(shí)現(xiàn).pdf

1、隨著現(xiàn)代科技的飛速發(fā)展，在通信、計(jì)算機(jī)、航空航天等應(yīng)用領(lǐng)域中的電子信號呈現(xiàn)出復(fù)雜化與多樣化等特征，如信號的頻率不斷增長、帶寬不斷拓寬、瞬時性不斷增加、非平穩(wěn)特性急劇增長。為了能夠準(zhǔn)確獲取具有這些復(fù)雜特征的信號，其所需的數(shù)據(jù)采集系統(tǒng)對采樣率和分辨率等性能指標(biāo)提出了更高的要求，特別是對采樣頻率數(shù)十GHz、分辨率8位以上的超高速采樣系統(tǒng)（UFSS）的需求與日俱增。模數(shù)轉(zhuǎn)換器（ADC）是數(shù)據(jù)采集系統(tǒng)的核心器件，然而由于制造工藝和市場產(chǎn)品的限制，

2、目前無法獲得如此高性能的單核ADC器件。為此，為了突破ADC器件性能的限制而獲取更高的采樣率與分辨率，基于并行方式的時基交替模數(shù)轉(zhuǎn)換（TIADC）技術(shù)已成為一種提升實(shí)時采樣率的非常有效且可行的方法而被廣泛應(yīng)用于實(shí)時獲取非周期信號波形。但是，由于采樣率的提升，UFSS表現(xiàn)出了并行化處理的新特征，給系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)提出了新的挑戰(zhàn)。
　　本文著眼于解決UFSS中的共性問題，以并行處理方法為研究對象，從并行采樣技術(shù)、系統(tǒng)并行構(gòu)架、失配誤差校

3、正、多器件并行數(shù)據(jù)同步和并行觸發(fā)定位等方面展開了深入研究，最終在實(shí)際工程設(shè)計(jì)中得到驗(yàn)證并取得了優(yōu)越的性能，其主要研究成果如下：
　　1）全面分析了TIADC與頻率交替模數(shù)轉(zhuǎn)換（FIADC）并行采樣及其并行失配誤差（PME）的時域與頻域特性，并給出了并行采樣的性能評價指標(biāo)。然后以UFSS中并行數(shù)據(jù)傳輸模型為基礎(chǔ)，研究了多器件同步實(shí)現(xiàn)的互連拓?fù)淠Ｐ团c功能邏輯分割算法，進(jìn)而提出了一種基于功能同步法的邏輯分割解決方案，能夠使得UFSS的數(shù)

4、據(jù)并行處理更高效、更可靠地實(shí)現(xiàn)。最后，綜合并行采樣與并行數(shù)據(jù)處理的方法，設(shè)計(jì)了一種基于多ADC多FPGA（MCMP）并行構(gòu)架的UFSS總體框圖，為實(shí)現(xiàn)數(shù)十GHz采樣頻率的系統(tǒng)提供了可行的參考。
　　2）建立了在采樣量化過程中參考電壓、信號輸入范圍和分辨位數(shù)等參數(shù)對并行失配誤差影響的表達(dá)式，進(jìn)而分析出了TIADC系統(tǒng)的PME來源；然后從已有的PME解決方案中提煉出了PME校正的系統(tǒng)實(shí)現(xiàn)模型。針對已有方案中時間誤差估計(jì)難以實(shí)現(xiàn)的問題，

5、提出了一種基于數(shù)據(jù)統(tǒng)計(jì)的PME時間估計(jì)算法，并從輸入信號的頻率、噪聲與采樣數(shù)據(jù)長度等參數(shù)對算法的性能作了全面評估。結(jié)果表明，本文提出的PME校正方法不僅在各通道增益未知的情況下具有較高的精度，而且還具有較低的計(jì)算量和較高的實(shí)時性，非常適合在 FPGA中實(shí)現(xiàn)。這為超高速TIADC系統(tǒng)的高精度實(shí)現(xiàn)提供了強(qiáng)有力的支撐。
　　3）深入地分析了多ADC數(shù)據(jù)同步（MCS）問題的存在性及其根源，并首次建立了硬件同步與數(shù)據(jù)組合順序的MCS模型。以

6、此為基礎(chǔ)，從前端硬件復(fù)位與后端檢測識別兩個角度分別提出了兩套完整可靠的解決方案：硬件同步校正法和后檢測識別法，同時對其中的關(guān)鍵設(shè)計(jì)參數(shù)作了充分的論證與實(shí)例化分析。結(jié)果表明，本文所提出的解決方案具有更加徹底性、高可靠性和易實(shí)現(xiàn)性，為超高速TIADC系統(tǒng)整機(jī)性能的進(jìn)一步提升打下堅(jiān)實(shí)的基礎(chǔ)，也為具有MCS特性的同類系統(tǒng)或儀器提供了可行的設(shè)計(jì)參考。
　　4）研究了模擬和數(shù)字并行觸發(fā)定位方法，進(jìn)而提出了一種基于解串器的混合型觸發(fā)快速定位方法

7、。它能夠簡化基于并行數(shù)據(jù)處理的觸發(fā)定位過程，極大地減小觸發(fā)定位所需的處理時間，從而提升了系統(tǒng)波形捕獲率。同時，根據(jù)MCMP系統(tǒng)中并行數(shù)據(jù)傳輸模型與存儲同步控制需求，提出了一種基于延遲器的自動延遲校正方法，能夠簡便且靈活地解決多FPGA間的并行數(shù)據(jù)存儲同步問題。
　　5）以本文所分析和提出的并行處理方法為基礎(chǔ)，設(shè)計(jì)并實(shí)現(xiàn)了基于MCMP并行架構(gòu)的20GSPS TIADC系統(tǒng)和脈沖激光的全波形采集系統(tǒng)，然后對并行處理方法進(jìn)行分項(xiàng)測試以驗(yàn)