基于FPGA的高精度大動(dòng)態(tài)延時(shí)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、高精度大動(dòng)態(tài)延時(shí)系統(tǒng)在電子系統(tǒng)中有廣泛的應(yīng)用空間。延時(shí)電路的研究方法呈現(xiàn)多元化，主要分為光纖延時(shí)、模擬電路延時(shí)、數(shù)字電路延時(shí)。每一類延時(shí)方法都有各自的優(yōu)缺點(diǎn)，很難同時(shí)滿足高精度、大動(dòng)態(tài)范圍、集成化等性能指標(biāo)。隨著 FPGA技術(shù)的發(fā)展，提供了在器件內(nèi)部構(gòu)建高精度大動(dòng)態(tài)延時(shí)系統(tǒng)的條件。由于 FPGA芯片的許多優(yōu)良特性，廣泛應(yīng)用于雷達(dá)系統(tǒng)，延時(shí)系統(tǒng)與其他信號(hào)處理模塊集成于芯片內(nèi)部，將會(huì)有非常重要的工程意義。
　　本文從實(shí)際工程應(yīng)用出發(fā)，

2、設(shè)計(jì)了一個(gè)對(duì)信號(hào)進(jìn)行高精度大動(dòng)態(tài)延時(shí)的系統(tǒng)。主要完成了以下工作。
　　1.對(duì)延時(shí)電路的設(shè)計(jì)方案進(jìn)行了歸納總結(jié)，得出高精度大動(dòng)態(tài)延時(shí)電路的設(shè)計(jì)思路，分為粗細(xì)延時(shí)的策略。將 FPGA相關(guān)的延時(shí)方案進(jìn)行了深入的分析，總結(jié)了粗細(xì)延時(shí)在FPGA內(nèi)部實(shí)現(xiàn)的各種設(shè)計(jì)方法。通過對(duì)比各種方案，確立了延時(shí)系統(tǒng)的設(shè)計(jì)方案。對(duì)延時(shí)系統(tǒng)方案中影響精度的關(guān)鍵因素進(jìn)行了探討。
　　2.延時(shí)系統(tǒng)設(shè)計(jì)方案中，核心的技術(shù)是對(duì)鎖相環(huán)進(jìn)行高精度相位調(diào)整操作。詳細(xì)分

3、析了鎖相環(huán)的原理與結(jié)構(gòu)，并對(duì)器件內(nèi)部嵌入的PLL結(jié)構(gòu)進(jìn)行了說明。對(duì)掃描鏈中參數(shù)之間的關(guān)系進(jìn)行了梳理，重點(diǎn)介紹了鎖相環(huán)的重配置和動(dòng)態(tài)相位調(diào)整功能。
　　3.結(jié)合工程指標(biāo)，完成了高精度大動(dòng)態(tài)延時(shí)系統(tǒng)的整體設(shè)計(jì)與實(shí)現(xiàn)，包括計(jì)數(shù)器延時(shí)模塊、具有動(dòng)態(tài)相位調(diào)整功能的鎖相環(huán)模塊，同頻異相采樣模塊，線性調(diào)頻信號(hào)產(chǎn)生模塊，串口通信模塊。對(duì)每一模塊的設(shè)計(jì)原理和方法都做了說明。解決了異步時(shí)鐘采樣產(chǎn)生亞穩(wěn)態(tài)的問題。
　　4.基于FPGA開發(fā)板，將整