邏輯電路軟錯(cuò)誤可靠性評(píng)估方法研究.pdf

1、超大規(guī)模集成(Very Large-Scale Integrated，VLSI)電路技術(shù)是現(xiàn)代電子信息技術(shù)的重要組成部分，對(duì)科學(xué)技術(shù)、國(guó)民經(jīng)濟(jì)和國(guó)防建設(shè)的發(fā)展起著巨大的推動(dòng)作用。隨著深亞微米及納米工藝的應(yīng)用，芯片的集成度不斷提高，設(shè)計(jì)對(duì)輻射越來(lái)越敏感。因高能粒子轟擊而引發(fā)的軟錯(cuò)誤嚴(yán)重影響電路的可靠性。準(zhǔn)確評(píng)估軟錯(cuò)誤影響下邏輯電路的可靠性能有效指導(dǎo)容錯(cuò)設(shè)計(jì)，是學(xué)術(shù)界和工業(yè)界共同關(guān)注的研究熱點(diǎn)。
　　本文以受軟錯(cuò)誤影響的邏輯電路為研究

2、對(duì)象，從可靠性的基本理論出發(fā)，結(jié)合對(duì)信號(hào)概率和電路拓?fù)浣Y(jié)構(gòu)的分析，研究高效的組合邏輯電路和時(shí)序邏輯電路軟錯(cuò)誤可靠性評(píng)估方法。這些評(píng)估方法能用于準(zhǔn)確計(jì)算大規(guī)模甚至超大規(guī)模電路的可靠度，并能用于定位電路中對(duì)軟錯(cuò)誤敏感的邏輯單元。本文創(chuàng)新性的主要工作有:
　　(1)針對(duì)概率門故障模型，提出了一種基于節(jié)點(diǎn)信號(hào)取值概率的組合邏輯電路軟錯(cuò)誤可靠度計(jì)算方法。通過(guò)計(jì)算在給定輸入向量的激勵(lì)下，組合電路從原始輸入至原始輸出所有節(jié)點(diǎn)信號(hào)的取值概率，并結(jié)

3、合故障模擬，分析電路受軟錯(cuò)誤影響時(shí)的可靠性。相比使用概率轉(zhuǎn)移矩陣運(yùn)算和電路劃分的思想,本方法能夠簡(jiǎn)單快速而又準(zhǔn)確的計(jì)算組合電路在某個(gè)特定向量激勵(lì)下的條件可靠度或若干隨機(jī)向量激勵(lì)下的平均可靠度，且在時(shí)間與空間開銷方面都具有一定的優(yōu)勢(shì)，能適用于大規(guī)模組合電路受軟錯(cuò)誤影響時(shí)的可靠性評(píng)估。
　　(2)邏輯電路中節(jié)點(diǎn)信號(hào)的相關(guān)性問(wèn)題是影響電路信號(hào)邏輯值計(jì)算的一個(gè)主要因素。為了減小計(jì)算偏差，使軟錯(cuò)誤影響下邏輯電路的可靠性評(píng)估更準(zhǔn)確，提出了一種

4、精確計(jì)算邏輯電路信號(hào)概率的方法，利用概率公式和多項(xiàng)式運(yùn)算，采用降階變換的方式消除信號(hào)的相關(guān)性影響，能得到電路在任何輸入向量激勵(lì)下的輸出信號(hào)取值概率，在此基礎(chǔ)上結(jié)合隨機(jī)加載輸入激勵(lì)的方式計(jì)算電路可靠度。相比已有的方法，本方法能在較短的時(shí)間內(nèi)更準(zhǔn)確的計(jì)算出邏輯電路可靠度，可用于中大規(guī)模電路的可靠度評(píng)估。
　　(3)提出了一種利用概率統(tǒng)計(jì)模型計(jì)算邏輯電路可靠度上下限值的方法。本方法視電路中的每個(gè)邏輯門是否正常輸出為一次隨機(jī)事件，將電路可

5、靠度分解為一系列條件概率與特定系數(shù)的乘積之和，再利用伯努利分布的特性計(jì)算各階分量系數(shù)，并在1階分量基礎(chǔ)上得到電路可靠度的上下限值。理論分析和模擬實(shí)驗(yàn)結(jié)果都表明本方法準(zhǔn)確可行。
　　(4)建立了時(shí)序電路軟錯(cuò)誤可靠性評(píng)估模型，并提出了一種基于差錯(cuò)傳播概率矩陣的時(shí)序電路軟錯(cuò)誤可靠性評(píng)估方法。該方法同時(shí)考慮了邏輯門和觸發(fā)器受軟錯(cuò)誤的影響，分別將這兩種邏輯單元對(duì)差錯(cuò)的傳播概率用四種差錯(cuò)傳播概率矩陣表示，利用自定義的矩陣并積運(yùn)算計(jì)算時(shí)序電路的

6、差錯(cuò)傳播概率，再結(jié)合伯努利分布的特點(diǎn)評(píng)估時(shí)序電路工作在多個(gè)時(shí)鐘周期下的可靠性。用ISCAS'89基準(zhǔn)電路為對(duì)象進(jìn)行模擬實(shí)驗(yàn)，結(jié)果表明所提方法相比現(xiàn)有的時(shí)序電路可靠性評(píng)估方法具備一定的優(yōu)勢(shì)。
　　(5)除了評(píng)估軟錯(cuò)誤對(duì)邏輯電路可靠性造成的影響外，準(zhǔn)確分析電路單元的軟錯(cuò)誤敏感性也是容錯(cuò)設(shè)計(jì)的重要一環(huán)。提出評(píng)價(jià)時(shí)序電路邏輯單元軟錯(cuò)誤敏感性的方法，詳細(xì)分析了在多時(shí)鐘周期內(nèi)，邏輯門和觸發(fā)器自身出現(xiàn)差錯(cuò)后對(duì)整個(gè)電路發(fā)生故障與否造成的影響。通過(guò)