基于HEVC的并發(fā)解碼技術(shù)研究與實(shí)現(xiàn).pdf

1、視頻編解碼標(biāo)準(zhǔn)從最早的MPEG-1和H.261開始發(fā)展，到如今使用廣泛的H.164/AVC，再到下一代編碼視頻標(biāo)準(zhǔn)HEVC（H.265），經(jīng)歷了多核發(fā)展過程，針對(duì)的分辨率也越來越大。從 QVGA到現(xiàn)在的8Kx4K分辨率，幀像素面積增長(zhǎng)幾百倍，需要的計(jì)算資源也越來越多，要求的硬件設(shè)置也越來越高。針對(duì)于目前移動(dòng)設(shè)備有限的計(jì)算資源和增加續(xù)航能力，本論文提出了兩個(gè)方法用來加速HEVC的解碼速度及降低通用處理器的負(fù)擔(dān)，從而增加移動(dòng)設(shè)備續(xù)航能力。在

2、PC上，相對(duì)比成熟且流行的H.264/AVC，HEVC解碼器還相對(duì)落后且效率低下。因此，PC上的HEVC解碼效率需要提高，從而充分發(fā)揮 HEVC的壓縮優(yōu)勢(shì)，減少HEVC解碼需要的高計(jì)算成本造成的負(fù)擔(dān)。
　　本文首先提出了一種基于WPP的改進(jìn)方法來提高 HEVC解碼效率。傳統(tǒng)的HEVC解碼器在應(yīng)用WPP技術(shù)時(shí)，線程間需要頻繁的通信來保證線程的同步，多個(gè)線程依賴關(guān)系導(dǎo)致WPP技術(shù)的加速效果并不是十分理想。本文提出的改進(jìn)方法在線程同步上

3、使用優(yōu)化的方法來減少線程等待損耗等，從而提高WPP的并發(fā)解碼效果。在當(dāng)前處理器架構(gòu)下，使用SIMD加速編解碼是常用的手段。本論文提出的第二個(gè)方法針對(duì)HEVC的解碼特點(diǎn)，在模式選擇和運(yùn)動(dòng)補(bǔ)償?shù)入A段做了優(yōu)化，從而使HEVC的解碼效率得到提高。
　　本文提出的兩種算法模型都經(jīng)過標(biāo)準(zhǔn)測(cè)試序列測(cè)試。本論文提出的并行解碼在720P、1080P和2K分辨率下都取得了很好的加速效果。本論文提出的并行解碼方法在8線程并發(fā)解碼時(shí)，平均能達(dá)到4倍的加速