基于遺傳算法的可逆邏輯綜合方法及其CUDA并行化實(shí)現(xiàn).pdf

1、隨著集成電路的規(guī)模和集成度的不斷增加，集成電路的功耗問題日益突出，現(xiàn)已成為制約集成電路進(jìn)一步發(fā)展的瓶頸。集成電路的功耗主要來自于計(jì)算過程中的不可逆操作，可逆邏輯電路是僅包含可逆操作的新型電路，可以根除源于信息損失的能耗和發(fā)熱，是研究和實(shí)現(xiàn)超低功耗集成電路、量子計(jì)算機(jī)等的基礎(chǔ)和關(guān)鍵，業(yè)已成為國際性的研究熱點(diǎn)。
　　可逆邏輯綜合就是利用給定的可逆邏輯門，按照可逆網(wǎng)絡(luò)無扇入扇出、無反饋等約束條件和限制，實(shí)現(xiàn)具備預(yù)期邏輯功能且盡可能優(yōu)化的

2、可逆邏輯電路。一類常見的可逆邏輯綜合方法，其先設(shè)法生成具備預(yù)期邏輯功能的可逆邏輯電路，再在不改變其函數(shù)功能的前提下，通過重組、變換等技術(shù)，對(duì)其進(jìn)行門數(shù)、量子代價(jià)等方面的優(yōu)化。另一類常見方法則將電路生成與電路優(yōu)化結(jié)合在一起，并且已經(jīng)成為綜合方法的主流。本文所研究的基于遺傳算法的可逆邏輯綜合方法，就是一種將生成與優(yōu)化同時(shí)進(jìn)行的可逆邏輯綜合方法，其基本思路是將可逆邏輯電路編碼為染色體，根據(jù)預(yù)期的邏輯功能和優(yōu)化目標(biāo)等評(píng)估適應(yīng)度，利用遺傳算法的全

3、局尋優(yōu)能力來找出功能正確、代價(jià)最小的可逆邏輯電路。
　　為了實(shí)現(xiàn)較大規(guī)模、較復(fù)雜可逆邏輯電路的綜合、優(yōu)化，本文還研究和采用了GPU通用計(jì)算技術(shù)——CUDA并行計(jì)算架構(gòu)。GPU的并行計(jì)算架構(gòu)是為計(jì)算密集型、高強(qiáng)度并行計(jì)算而設(shè)計(jì)的，特別適合處理那些具有較高算法強(qiáng)度且可以表達(dá)為并行計(jì)算的問題。CUDA是NVIDIA公司基于其推出的先進(jìn)GPU系列，經(jīng)過對(duì)C語言做相應(yīng)擴(kuò)展后推出的GPU通用計(jì)算開發(fā)套件，可大大減小并行化程序的開發(fā)難度，為GP

4、U通用計(jì)算提供了一種高效、便捷的開發(fā)平臺(tái)。
　　本文首先研究和編程實(shí)現(xiàn)了基本遺傳算法，并通過函數(shù)優(yōu)化實(shí)驗(yàn)對(duì)其進(jìn)行了初步驗(yàn)證。其次，本文研究和編程實(shí)現(xiàn)了基于遺傳算法的可逆邏輯綜合方法，其特點(diǎn)是預(yù)先將多位可逆邏輯門（Toffoli門）的不同組態(tài)分別編碼并存儲(chǔ)，以“定軌級(jí)聯(lián)”作為基本電路結(jié)構(gòu)，相應(yīng)地表達(dá)可逆邏輯電路的染色體便由等于其中所含各可逆邏輯門的編碼串拼接而成，按照預(yù)期的邏輯功能和優(yōu)化目標(biāo)等評(píng)估適應(yīng)度，再利用選擇、交叉、變異等遺傳