基于AXI協(xié)議的SOPC總線矩陣設(shè)計.pdf

1、總線矩陣基于AXI協(xié)議設(shè)計，主要用于SOPC芯片內(nèi)互聯(lián)，是SOPC芯片集成各個模塊之間的橋梁，在SOPC芯片設(shè)計中起著重要的作用。SOPC芯片內(nèi)部集成了可編程邏輯、處理器以及其他常用的外設(shè)，總線矩陣設(shè)計不僅要考慮處理器與外設(shè)之間的互聯(lián)，也需要重點研究可編程邏輯與處理器之間的互聯(lián)關(guān)系以及可編程邏輯部分的可擴(kuò)展性問題。
　　本論文首先闡述了總線矩陣設(shè)計的研究背景和研究意義以及國內(nèi)外發(fā)展現(xiàn)狀。然后對總線矩陣設(shè)計中采用的關(guān)鍵技術(shù)路線進(jìn)行了

2、介紹，對SOPC技術(shù)進(jìn)行了概述，重點對AXI協(xié)議進(jìn)行了分析說明，介紹了幾種常用的總線矩陣架構(gòu)，對他們在不同場景下的適用性進(jìn)行了對比。
　　本論文的總線矩陣采用點對點與共享型混合的架構(gòu)進(jìn)行設(shè)計，針對AXI協(xié)議中的各個通道，設(shè)計不同的DECODER模塊和ARIBTER模塊?？偩€仲裁采用的是固定優(yōu)先級和循環(huán)優(yōu)先級相結(jié)合的算法設(shè)計。此外，本論文對于 AXI協(xié)議與AHB/APB協(xié)議之間的轉(zhuǎn)換模塊也進(jìn)行了分析設(shè)計，這樣可以充分復(fù)用現(xiàn)有的 IP

3、核，提高了總線矩陣設(shè)計的靈活性。
　　總線矩陣設(shè)計仿真時采用了基于VIP組件的仿真平臺和基于C語言的仿真平臺，兩個平臺在仿真分析時各有側(cè)重，基于VIP組件的仿真平臺側(cè)重于對總線矩陣的功能進(jìn)行測試，而基于C語言的仿真平臺側(cè)重于對芯片互聯(lián)和性能的測試。對總線矩陣設(shè)計的關(guān)鍵模塊進(jìn)行了仿真測試，并對總線矩陣的性能做了分析。
　　最后，總線矩陣與其他模塊集成后，基于SMIC65nm進(jìn)行邏輯綜合和后端設(shè)計。本論文對后端設(shè)計以及SOPC芯