基于SOPC的數(shù)字存儲示波器設計.pdf_第1頁
已閱讀1頁，還剩73頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

1、數(shù)字存儲示波器作為高速、瞬態(tài)信號的檢測工具，在現(xiàn)代電子科技的發(fā)展中顯得越來越重要。本課題討論了一種基于SOPC技術(shù)的數(shù)字存儲示波器設計與實現(xiàn)方案，主要研究了在實時和等效兩種取樣方式下，數(shù)字存儲示波器的高速數(shù)據(jù)采集系統(tǒng)、等精度測頻系統(tǒng)、顯示控制系統(tǒng)等相關(guān)問題，并闡述了此方案的軟硬件實現(xiàn)。
　　 該方案緊跟嵌入式系統(tǒng)的發(fā)展趨勢，采用在FPGA中嵌入32位NiosⅡ軟核處理器作為控制核心，并利用FPGA中的可編程邏輯資源構(gòu)成該嵌入式系

2、統(tǒng)的外圍數(shù)字電路，形成了整個數(shù)字存儲示波器的數(shù)字控制核心。采用片外SRAM作為波形存儲器，使采樣數(shù)據(jù)的分析更加靈活，并實現(xiàn)了深存儲的優(yōu)勢。整個設計完成了對輸入模擬信號的實時采樣和等效采樣，并精確的測量出其頻率和占空比，通過顯示控制系統(tǒng)將信號的波形、頻率及占空比顯示在LCD上。設計中FPGA內(nèi)部的硬件數(shù)字電路采用Verilog HDL語言編寫；NiosⅡ軟核處理器工作所需要的程序采用C語言編寫。
　　 本課題設計的系統(tǒng)應用軟件與相

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論