基于UVM的UART系統(tǒng)級驗證平臺設(shè)計.pdf

1、近年來，隨著集成電路的規(guī)模和復(fù)雜度的提升，驗證工作的難度不斷增加。驗證的完備性和驗證效率的提升成為了驗證工作的關(guān)鍵難點，傳統(tǒng)的驗證語言已經(jīng)遠(yuǎn)遠(yuǎn)不能滿足當(dāng)前對集成電路驗證的需求。
　　本文主要針對一個通用異步收發(fā)傳輸器（Universal Asynchronous Receiver/Transmitter, UART）模塊的系統(tǒng)級驗證平臺的設(shè)計進(jìn)行了研究。該UART模塊處于一款信息處理的片上可編程系統(tǒng)(System On aProg

2、rammable Chip，SOPC)芯片之中。本驗證平臺在充分利用通用驗證方法學(xué)（Universal VerificationMethodology, UVM）中的工廠（factory）機(jī)制、序列(sequence)機(jī)制、相(phase)機(jī)制以及寄存器模型等的基礎(chǔ)上，根據(jù)系統(tǒng)級驗證需求將平臺分成系統(tǒng)級組件和UART模塊通用驗證組件(Universal VerificationComponent, UVC)這兩層，其中系統(tǒng)級組件包括系統(tǒng)

3、頂層、系統(tǒng)環(huán)境以及系統(tǒng)配置組件等。在系統(tǒng)級驗證平臺和SOPC芯片系統(tǒng)的軟硬件交互方面，本文采用通用輸入輸出(General Purpose Input Output, GPIO)接口與驗證平臺互發(fā)中斷的方式讓系統(tǒng)級驗證平臺與芯片進(jìn)行握手操作，并使用靜態(tài)隨機(jī)存儲器(StaticRandom Access Memory, SRAM)進(jìn)行系統(tǒng)數(shù)據(jù)的存儲。另外，本文通過功能仿真來說明了整個系統(tǒng)級驗證平臺的數(shù)據(jù)通路，并通過搭建UART模塊的通用驗

4、證組件、將該模塊驗證組件集成到系統(tǒng)級驗證環(huán)境中以及進(jìn)行該模塊的系統(tǒng)級驗證這三大步來分析說明本系統(tǒng)級驗證平臺的可使用性。最后，給出了UART模塊系統(tǒng)級驗證的覆蓋率統(tǒng)計結(jié)果，其中包括代碼覆蓋率和功能覆蓋率。
　　本課題所設(shè)計的系統(tǒng)級驗證平臺以及編寫的UART模塊通用驗證組件已在作者所實習(xí)的公司的項目中得到應(yīng)用，且本文中UART模塊所在的SOPC芯片已進(jìn)入流片階段。同時，本文所提出的軟硬件交互方法能夠有效解決驗證平臺與待驗證的設(shè)計之間的