基于數(shù)字鎖相放大器的微弱光電信號檢測研究.pdf

1、光電信號檢測系統(tǒng)中，由于光電探測器表面受到光線照射產生微弱電流，這些電子流非常微弱容易受到強噪聲信號的干擾，傳統(tǒng)的微弱電流信號檢測方法無法進行精確檢測，為減少強噪聲和1/f噪聲對該微弱光電子流的影響，本文設計基于DLIA(Digital Lock-In Amplifier,數(shù)字鎖相放大器)的微弱光電信號檢測系統(tǒng)，對這種微弱光電子流信號進行檢測。首先光信號通過斬光器的調制變?yōu)橹芷诠庑盘?，該周期光信號經過光電探測器后產生周期性微弱電流信號，

2、再進行電流電壓轉換、信號的放大、信號的濾波和信號的模數(shù)轉換等一系列處理后，將采樣的數(shù)字信號輸入到數(shù)字信號解調系統(tǒng)中。最后經過數(shù)學信號解調得到光電信號幅值等信息。
　　首先，本文進行函數(shù)自相關和互相關原理分析，對其數(shù)學模型進行了深入的研究，通過對比兩種數(shù)學模型得到互相關原理在抗噪聲干擾能力上更優(yōu)。因此，采用互相關原理設計鎖相放大器，其主要通過外部參考信號對周期信號進行解調，得到強噪聲背景下待測信號幅值和相位等信息，隨后進行Matla

3、b軟件仿真理論驗證。為使微弱光電信號能夠輸入到數(shù)字鎖相放大器的信號解調器中，需要對這種微弱光電信號進行的放大和濾波，設計放大倍數(shù)為1012倍二階放大電路和截止頻率為8kHz的二階抗混疊濾波器，對信號放大電路和濾波電路中各個元器件參數(shù)進行計算，采用Multisim軟件進行仿真驗證。
　　其次，硬件放大電路設計主要基于Multisim軟件仿真的理論支撐，第一級放大電路進行I/V轉換，將微弱電流信號轉換電壓信號并放大1011倍，也是硬件

4、電路最重要一部分，直接影響全部系統(tǒng)檢測系能，本文對目前市場高精度、低噪聲的運放芯片進行對比，第一級和第二級放大電路分別采用LMC6062運放和LF442運放進行設計。信號經過放大后進入抗混疊濾波器進行濾波，濾除高頻噪聲的干擾，再將信號輸入到8位高速A/D轉換芯片中，最后經過 A/D(Analog to Digital Converter,模數(shù)轉換器)轉換后輸入到FPGA(Field Programmable Gate Array,現(xiàn)場可

5、編程邏輯門陣列)中進行信號的相關調制。
　　最后，對基于FPGA的數(shù)學信號解調系統(tǒng)設計，采用DSP Builder工具箱進行四個部分的設計：(1)待測信號頻率提取設計，主要通過對待測信號進行FFT(Fast Fourier Transform,快速傅里葉變換)，待測信號FFT后有最大頻幅響應，從而提取對應頻率信息。(2)基于DDS(Direct Digital Synthesizer,直接數(shù)字式頻率合成器)函數(shù)信號發(fā)生器的參考信號

6、設計，主要提供數(shù)字信號解調中的輸入的正弦和余弦參考信號，其頻率字信息由待測信號頻率提取部分。(3)數(shù)字信號處理的乘法器設計，主要功能是實現(xiàn)待測信號與參考信號之間的相敏檢波，即數(shù)字信號處理中為乘法運算。(4)基于FIR(Finite Impulse Response,有限長單位沖激響應)低通濾波器設計，主要功能是實現(xiàn)數(shù)字信號積分功能的替換。將各個模塊聯(lián)接在一起調試，將編譯好的工程文件下載到FPGA芯片中完成數(shù)字信號解調設計。
　　對

7、光電檢測系統(tǒng)進行測試，首先對硬件放大電路進行測試，測試結果表明第一級I/V轉換電路能夠將-2pA的電流信號放大0.2V的電壓信號，誤差范圍為1.5％。其次對基于FPGA的數(shù)學解調系統(tǒng)測試，采用ATTEN函數(shù)信號發(fā)生器產生標準輸入測試信號，實驗結果顯示，基于FPGA的數(shù)學解調系統(tǒng)，檢測微弱光電信號工作性能穩(wěn)定，檢測精度高，在信噪比RSNR≈-26dB時，最小檢測精度能夠到達為0.02pA。最后將微弱信號檢測放大電路和基于FPGA的數(shù)學解調