新型低阻通道三維橫向MOS研究.pdf

1、橫向功率MOSFET存在比導(dǎo)通電阻與擊穿電壓的折中關(guān)系，常見的改善方法有RESURF（Reduced surface field）技術(shù)和超結(jié)（Super Junction，SJ）技術(shù)，這兩種技術(shù)皆通過增強耗盡來提高漂移區(qū)摻雜濃度。本文提出新的電流輸運模式，構(gòu)建多數(shù)載流子積累層，由積累層形成的低阻通道和中性漂移區(qū)共同傳輸電流，顯著降低器件的導(dǎo)通電阻，打破了橫向MOSFET的“硅極限”。本文提出兩類新型的具有連續(xù)低阻通道的橫向超結(jié)LDMOS

2、。
　?。?）具有槽型增強積累延伸柵（Enhanced-accumulation trench-type extending gate，TEG）的超結(jié)LDMOS（TEG SJ LDMOS），該結(jié)構(gòu)的特征在于嵌入漂移區(qū)中的槽型增強積累延伸柵，TEG由高k介質(zhì)及P柱區(qū)構(gòu)成。槽型增強積累延伸柵有兩個作用：一是正向?qū)〞r，在高k介質(zhì)與N柱區(qū)界面形成多數(shù)載流子積累層，且高k介質(zhì)增強電荷積累作用，多數(shù)載流子積累層聯(lián)合溝道構(gòu)成從源至漏的連續(xù)低阻

3、通道，有效降低比導(dǎo)通電阻；二是高k介質(zhì)輔助耗盡漂移區(qū)，調(diào)制器件體內(nèi)電場。仿真表明，TEG SJ LDMOS耐壓為197V，比導(dǎo)通電阻為1.09 mΩ·cm2。
　　針對襯底輔助耗盡效應(yīng)，提出兩種柱區(qū)階梯摻雜的TEG SJ LDMOS。一是N柱區(qū)階梯摻雜TEG SJ LDMOS，階梯摻雜的N柱區(qū)有效抑制襯底輔助耗盡效應(yīng)且調(diào)制器件表面電場，耐壓從197V提升至217V。二是P柱區(qū)階梯摻雜TEG SJ LDMOS，P柱區(qū)在漏端采用輕摻雜

4、P1區(qū)，P1區(qū)減少了襯底輔助耗盡引起的P型雜質(zhì)過剩，保持超結(jié)區(qū)的電荷平衡，器件獲得耐壓218V。
　?。?）具有輔助積累延伸柵（Assisted-accumulation extending gate，AEG）的SJ LDMOS。這類器件的主要特征是位于器件表面的輔助積累延伸柵，開態(tài)時，N柱區(qū)表面形成電子積累層，P柱區(qū)表面形成電子反型層，積累層與反型層聯(lián)合溝道構(gòu)成從源至漏的連續(xù)低阻通道，低阻通道顯著降低器件比導(dǎo)通電阻。
　　

5、為改善SJ LDMOS的耐壓，提出具有階梯摻雜N型緩沖層的AEG SJ LDMOS（AEG-SNB SJ LDMOS）及具有P型埋層的AEG SJ LDMOS（AEG-PB SJ LDMOS）。階梯摻雜N-buffer在源端和漏端提供非均勻的電荷補償，有效抑制襯底輔助耗盡效應(yīng)。通過仿真，AEG-SNB SJ LDMOS得到235V的耐壓及2.92 mΩ·cm2的比導(dǎo)通電阻。P型埋層減少源端過剩的補償電荷，并調(diào)制器件表面電場。仿真表明，A